loading
English 中文

Highlights


VIPack™先進封裝平台

在這個充滿挑戰與未知多變的時代中,令人期待的是從健康到交通、從機器人技術到人工智能、從邊緣到雲端、從 5G 到未來,半導體產業的變革創新正實現許多真正改變生活品質與效率的應用,創造更智慧、更永續的明天。日月光為半導體微型化與整合開創出新道路,持續創新提供先進封裝以及系統級封裝SiP解決方案,以滿足汽車、5G通信、人工智能、物聯網、高效能運算(HPC)等應用需求。我們提供多樣SiP 解決方案,並推出 VIPack™先進封裝平台,提供垂直互連整合封裝解決方案。VIPack™是日月光擴展設計規則並實現超高密度和性能設計的下一世代3D異質整合架構。此平台利用先進的重佈線層(RDL)製程、嵌入式整合以及2.5D/3D封裝技術,協助客戶在單個封裝中整合多個晶片來實現前所未有的創新應用。簡而言之,VIPack™以多層堆疊重佈線層(RDL)封裝結構實現異質整合。日月光VIPack™ 解決諸多關鍵領域元件挑戰,如插入損耗、整合挑戰、時脈/速度、高度、功率傳輸和密集的输出/入(IO)等,特別是手機、高效能運算、網絡和射頻應用。VIPack™由六大核心封裝技術组成,透過全面性整合的生態系統協同合作,包括日月光基於高密度RDL的Fan Out Package-on-Package (FOPoP)、Fan Out Chip-on-Substrate (FOCoS)、Fan Out Chip-on-Substrate-Bridge (FOCoS-Bridge) 和 Fan Out System-in-Package (FOSiP),以及基於矽通孔 (TSV) 的 2.5D/3D IC 和 Co-Packaged Optics。除了提供可優化時脈速度、頻寬和電力傳輸的高度整合矽封裝解決方案所需的製程能力,VIPack™平台更可縮短共同設計時間、產品開發和上市時程,其中包括雙面 RDL/ Fan Out、RDL 整合被動元件、高度密集佈線、先進封裝材料以及 DTC 整合。VIPack™ 擁有許多具高性能的子封裝平台或ABF/基板佈線的替代解決方案,可以為大多數市場應用區塊提供解方其。VIPack™可擴展最先進的封裝技術藍圖,並且具有顯著的成本效益和性能優勢。現今先進的晶圓節點正在突破功率傳輸的極限,因此雜訊和性能在整體電源管理時至關重要。VIPack™提供了一套可針對多個市場應用區塊的封裝解決方案,旨在為這些挑戰提供解決方案並擴展先進封裝技術藍圖。歡迎您與我們討論 VIPack™ 先進封裝平台解決方案!更多詳細資訊,請瀏覽aseglobal.com/ch/vipack

SiP模組設計與製造

智慧穿戴裝置之蓬勃發展,不僅對科技產業帶來龐大商機,也帶動感測器及封裝技術之精進。系統級封裝(System in Package, SiP)能實現高度集成的微型化系統,整合各種感測器與多樣功能的晶片(例如MCU、記憶體)等在終端產品之微小空間中,是未來穿戴裝置主流封裝技術。SiP整合密集線路,使尺寸微型化、降低功耗、提升射頻特性、增加能量密度、經通過測試與老化試驗使性能與品質更穩定。從智慧手錶、智慧眼鏡到藍牙耳機等,SiP解決方案使設計變得更加簡單,例如單顆4mmx8mm或4.55mmx9mm尺寸的晶片集成就超過30顆元器件,不僅大幅縮小產品尺寸,同時可使重量減少1克以上。 Watch More SiP整合設計的優勢對於「聽戴式裝置*」(Hearables)而言,SiP微型化設計可大幅減少主機板面積,減少射頻和音訊干擾。利用SiP解決方案可使聲學設計、主動降噪靜音系統ANC的調校更加容易,讓出更多空間優化聲學腔體設計,產出更好的音質,增加電池續航力。此外,內含天線的AiP設計,可優化射頻與音訊的隔離度,同時經過測試與老化試驗使性能和品質達到高穩定性和可靠性,協助工程師縮短終端產品開發設計的週期。  SiP如何優化生產製造採用日月光SiP解決方案,可大幅減少工廠庫存管理與來料檢驗,簡化主機板與整機測試工序。SiP清潔後可二次貼片,簡化採購備料與庫存管理,減少流水線人力和工序。可根據不同的客戶提供客制化的SiP解決方案,達到100%符合產品設計與電聲特性的同時説明客戶降低總成本支出,提高產品上市時程。  日月光擁有SiP封裝設計,SiP開發板與天線設計服務的能力與製造經驗,可以協助晶片廠提供SiP開發包,為方案商整合原廠軟體與簡化PCBA軟硬體方案開發與調試。另外,日月光SiP團隊可協助感測器晶片供應商進行開發板的移植與調試,和代工廠的生產組裝配合,調試與測試流程簡化的解決方案。 

從異質整合看未來產業創新

異質整合因其低功耗、高效能等特點成為半導體產業持續發展的主動力之一。日月光研發副總經理郭桂冠博士在SEMICON China 2021先進封裝論壇上發表以“異質整合與扇出型封裝的發展”為主題的精彩演講,分享封裝前沿技術與發展趨勢, 也詳細闡述異質整合的“前世今生”。目前主流的異質整合技術包含: 小型化、高度整合的系統級封裝(SiP)、具有更高頻寬和更低延時優勢的2D/3D IC互連技術以及高性能高密度的Fan In/Fan Out晶圓級封裝。此外,日月光與Deca及西門子數位工業軟體公司共同推出的全新APDK(Adaptive Patterning® Design Kit,自我調整圖案設計套件)解決方案在電性效能突破的同時,確保實現先進異質整合設計的製造能力,將全套自動化、設計規則、設計規則檢查(DRC)平臺和範本整合在一起,提供一元化設計流程。從範本庫開始,設計人員初始的佈局到自我調整圖案模擬至最後使用西門子Calibre軟體通過設計認證皆可獲得廣泛的自動化指導。日月光通過量產M系列技術產品,不斷提升產品品質,進一步鞏固日月光在扇出型封裝技術(Fan Out)的領先地位。郭博士還重點分析了備受關注的Chiplet技術。Chiplet是將積體電路切割成獨立的小晶片,並各自強化功能、進行再設計和再製造,通過先進的封裝技術形成一個系統晶片。先進制程成本高昂,而Chiplet技術通過重組多個Chiplet提高性能的同時降低功耗,通過結合處理器內核、記憶體晶片與3D堆疊技術,提高信號傳輸品質和頻寬,從而實現優化製程技術。此外,Chiplet因佔據的面積較小並且通常選擇成熟的晶片進行集成,能有效提高良率並降低開發和驗證成本,滿足現今高效能運算處理器的需求。Chiplet已在多個領域應用,包括高端的CPU、FPGA和網路晶片等。日月光集團旗下矽品深耕Chiplet技術多年,包括FCMCM、2.1D/2.5D/3D、FOMOCM、FOEB和EMIB等,用扇出型封裝Fan Out取代基板,説明客戶減少晶片設計時程並加快產品開發速度。日月光攜手矽品和環旭電子協同合作,提升研發能量與競爭優勢,建立供應鏈發展,持續拓展全球市場並提供客戶微型化、高效能與高整合的技術服務與快速產品上市時程,為下一代數位智慧應用的建置貢獻先進研發與優質的技術解決方案。資料來源:SPIL, 2020 VLSI Circuit Symposium

所有文章


VIPack™先進封裝平台

在這個充滿挑戰與未知多變的時代中,令人期待的是從健康到交通、從機器人技術到人工智能、從邊緣到雲端、從 5G 到未來,半導體產業的變革創新正實現許多真正改變生活品質與效率的應用,創造更智慧、更永續的明天。日月光為半導體微型化與整合開創出新道路,持續創新提供先進封裝以及系統級封裝SiP解決方案,以滿足汽車、5G通信、人工智能、物聯網、高效能運算(HPC)等應用需求。我們提供多樣SiP 解決方案,並推出 VIPack™先進封裝平台,提供垂直互連整合封裝解決方案。VIPack™是日月光擴展設計規則並實現超高密度和性能設計的下一世代3D異質整合架構。此平台利用先進的重佈線層(RDL)製程、嵌入式整合以及2.5D/3D封裝技術,協助客戶在單個封裝中整合多個晶片來實現前所未有的創新應用。簡而言之,VIPack™以多層堆疊重佈線層(RDL)封裝結構實現異質整合。日月光VIPack™ 解決諸多關鍵領域元件挑戰,如插入損耗、整合挑戰、時脈/速度、高度、功率傳輸和密集的输出/入(IO)等,特別是手機、高效能運算、網絡和射頻應用。VIPack™由六大核心封裝技術组成,透過全面性整合的生態系統協同合作,包括日月光基於高密度RDL的Fan Out Package-on-Package (FOPoP)、Fan Out Chip-on-Substrate (FOCoS)、Fan Out Chip-on-Substrate-Bridge (FOCoS-Bridge) 和 Fan Out System-in-Package (FOSiP),以及基於矽通孔 (TSV) 的 2.5D/3D IC 和 Co-Packaged Optics。除了提供可優化時脈速度、頻寬和電力傳輸的高度整合矽封裝解決方案所需的製程能力,VIPack™平台更可縮短共同設計時間、產品開發和上市時程,其中包括雙面 RDL/ Fan Out、RDL 整合被動元件、高度密集佈線、先進封裝材料以及 DTC 整合。VIPack™ 擁有許多具高性能的子封裝平台或ABF/基板佈線的替代解決方案,可以為大多數市場應用區塊提供解方其。VIPack™可擴展最先進的封裝技術藍圖,並且具有顯著的成本效益和性能優勢。現今先進的晶圓節點正在突破功率傳輸的極限,因此雜訊和性能在整體電源管理時至關重要。VIPack™提供了一套可針對多個市場應用區塊的封裝解決方案,旨在為這些挑戰提供解決方案並擴展先進封裝技術藍圖。歡迎您與我們討論 VIPack™ 先進封裝平台解決方案!更多詳細資訊,請瀏覽aseglobal.com/ch/vipack

日月光以人為本,提供員工全方位的照顧

日月光以人為本,完善的員工照顧是我們堅守的承諾,從工作與生活日常出發,串連「食醫住行育樂」等面項,從員工的角度提供符合需求的行動方案。日月光高雄廠有專屬的員工診所、幼兒園、外籍宿舍等,我們也鼓勵相關單位傾聽、瞭解員工的聲音,持續優化照護與服務項目,不僅讓員工有感,更推動全廠區的成長與進步,形塑大家庭的氛圍。近兩年,日月光面對新冠疫情戰戰兢兢,保持高度的警覺、超前部屬各項防疫政策與標準作業,以保障同仁的身體健康為首要,致力提供安全無虞的工作環境。疫情是場與病毒的競速賽,日月光高雄廠與中央市政單位、公司內部組織暢通的溝通平台,強化我們於第一時間進行有效的通報及應變作業。針對接近四千名的外籍人員,提供全面的支援與協助,從疫苗的施打、交通住宿的分流安排,以及軟性的宿管師關懷等,我們希望讓遠道來台的移工,享有更完善的照顧,讓員工本人以及員工的家人能更安心、放心。展望半導體榮景持續火熱、需求持續暢旺,面對智慧製造時代的來臨,日月光積極布局智能工廠,累積創新研發能量,推展員工的工作價值層次,而我們也以實質的薪資調整以及獎金政策感謝同仁的付出與努力。每年勞動節提醒我們要滿懷對員工的感恩,配合這個重要的節日,日月光高雄廠也會舉辦年度員工表揚大會,獲獎楷模不分國籍,統一由高階主管公開表揚、表達感謝之意。我們主張與員工建立夥伴關係,提供全方位的照顧,讓大家更幸福、更充滿活力;日月光高雄廠與同仁共同面對每一個挑戰,以穩定、永續的經營,讓大家得以在高雄落地生根、成家立業。

先進封裝發展趨勢

先進封裝不僅可以最大化封裝結構I/O及晶片I/O,同時使晶片尺寸最小化,實現終端產品降低功耗並達到輕薄短小的目標。日月光研發中心副總經理洪志斌博士說明,根據不同的應用需求,可選擇最適合的封裝技術,而不同的封裝技術都有其獨特的定位與特性,其中最典型的先進封裝技術包括晶圓級SiP封裝(Wafer level SiP)、扇出型封裝(Fan Out Packaging)、2.5D/3D IC封裝以及小晶片(Chiplet)技術。晶圓級SiP封裝可將常見的方形扁平無外引腳封裝(QFN),轉換成尺寸更小、有矽穿孔(TSV)的晶片尺寸級封裝(CSP) ,不僅減少30%的XY面積尺寸,同時減少80%的電阻,從而增強封裝結構的電氣效能。扇出型封裝(Fan Out Packaging)具有靈活的RDL設計、更細的RDL線寬和空間、大約減少3層基底層等特性,不僅可調整系統性能,更可實現約高5倍的性能控制。因此更高頻率的應用、更好的性能和成本效益的扇出型封裝Fan Out適用于智慧手機、邊緣計算和物聯網(IoT)等領域。2.5D/3D IC封裝具有集成GPU、CPU和記憶體以及被動元件(例如去耦電容)的優勢,具有超高佈線密度、超高I/O密度和I/O間距可擴展性等特性,以具有矽通孔(TSV)的矽中介層(Si Interposer)作為平臺,彌合封裝基板和半導體IC之間的I/O細間距能力差距,同時有助於保持焊盤間距(Pad to Pad clearance)縮放路徑而不受封裝基板技術的限制,可用于高端GPU、移動AP、大資料中心與5G基礎設施的路由器、人工智慧加速器等領域。Chiplet技術將原有的大晶片拆分成多顆體積更小、產量更高、不同功能的小晶片,經過再設計和再製造,最終通過系統級封裝SiP異質整合成系統晶片,不僅不會增加原有晶片的面積,同時減少產品開發的時間成本及上市時程。近日,日月光與AMD、Arm、Google Cloud、Intel、Meta、微軟(Microsoft)、高通(Qualcomm)、三星(Samsung)和台積電(TSMC)等半導體業者共同組成UCIe (Universal Chiplet Interconnect Express) 產業聯盟,推動晶片互連(die-to-die interconnect)技術標準化和促進開放式Chiplet生態系統。日月光在封裝和互連平臺技術的專業知識,有助於確保UCIe提出的標準切實可行,並且在封裝製造具有商業可行性和成本效益。為確保封裝順利完成,不同的封裝技術需要掌握好異質的機械性質,真正實現針對不同用途需求的系統級封裝SiP集成,達到“晶片+封裝+系統”的整合綜效。日月光持續研發先進制程技術,洞悉市場趨勢,協助客戶減少晶片設計時程並加快產品開發速度。

系統級封裝SiP協助實現多樣化應用

半導體微型化和高度整合的趨勢,使系統級封裝 (SiP)的發展越來越被業界重視。提供更高性能、具成本效益以及縮短上市時程的特性,SiP協助實現電子產品更多功能性與新應用發展。健康醫療應用日月光研發中心副總經理洪志斌博士以CGM以及IVD為例舉例說明系統級封裝SiP技術在健康醫療上的解決方案。連續式血糖監測系統CGMSiP技術可將不同的微控制器(MCU)、特定應用積體電路(ASIC)、天線,以及各種不同功能的感測器集成在單一封裝結構中,使系統的總尺寸減小60%但性能大為提高。體外診斷模組IVD透過選擇性塑封技術,SiP技術可在基板結構上整合生物晶片的感測區域以及微流體結構,成為多用途體外診斷模組。感測器應用洪博士進一步說明晶圓級SiP技術在感測器封裝上的應用。晶圓級SiP技術可將常見的方形扁平無外引腳封裝(QFN),轉換成尺寸更小、有矽穿孔(TSV)的晶片尺寸級封裝(CSP) ,不僅減少30%的XY面積尺寸,同時減少80%的電阻,從而增強封裝結構的電性效能。感測器中樞(Sensor Hub)結合矽穿孔(TSV)以及晶片到晶圓(Chip to Wafer, C2W)接合技術,可以協助實現感測整合器中樞(Sensor Hub)整合。ASIC和感測器元件既可以並排放置,也可以把有TSV結構的晶片放在另一個沒有TSV結構的晶片上面。晶圓級SiP技術可以應用在不同的感測器封裝,例如3D的慣性感測器,還有氣體感測器、壓力感測器、濕度感測器和溫度感測器等,從以下圖表中可以看到,封裝尺寸可以分別縮小25%至77%。從封裝設計、元件模擬功能到量測、驗證、量產製造到產品測試,日月光持續提供領先業界的系統級封裝整合解決方案,協助客戶加快產品開發速度。

車用電子封裝趨勢與解決方案

全球節能減碳的趨勢發展下,電動汽車蔚為潮流,不畏疫情衝擊持續增長。消費者對汽車座艙舒適性、安全性及影音系統的要求日益提高等都推動車用電子封裝技術朝高可靠性、高性能及高效率的方向發展。日月光高雄廠車用電子工程處處長沈政昌指出,未來5年車載資訊娛樂系統(infotainment)、先進駕駛輔助系統(ADAS)、油電混合車以及電動車,是驅動車用電子成長的3大應用;類比IC、分離式元件、系統級晶片(SoC)和記憶體晶片,是車用電子主要4大半導體元件。談到車用半導體封裝技術的發展,沈政昌表示,在先進駕駛輔助系統(ADAS)上,除了傳統的運動感測器(Motion Sensor)及加速器外,CMOS圖像感測器扮演重要角色。日月光透過整體模具設計降低成本效益,以更小的封裝使CMOS圖像感測器實現更高解析度,達到良好的偵測效果。此外,先進的ADAS處理器需要能對車輛行駛狀態與車內、外環境變化感測資訊進行大量高速演算分析,期望在發生危險之前提早警示並採取合宜防禦措施。為滿足ADAS處理器運算能力的要求,日月光提供Bump pitch尺寸微小化的先進覆晶封裝技術,並採用可以減少PCB層數的無芯基板 (Coreless Substrate),以有效提升成本競爭力。日月光車用電子FCCSP/FCBGA技術已達到7奈米晶圓制程,Bump pitch尺寸縮小至110um,為客戶提供更好的解決方案。在汽車雷達方面,嵌入式晶圓級球格陣列封裝(eWLB)比Flip Chip及Wire Bond具有更短的線路輸出,在高頻操作狀態下具有出色的電性表現。此外,嵌入式系統整合封裝(aEASI)較傳統的QFN封裝具有小型化、設計靈活等優勢,在高電流下可以減少20%耗能,提高高可靠性和高功率,在中型功率元件應用上具有極大的競爭優勢。隨著汽車產業進一步邁向智慧化發展,車用晶片的複雜度和尺寸要求不斷增加,車用晶片封裝的可靠性和安全性要求勢必越來越嚴格。日月光打線(Wire Bond)製程能力已超過國際規範AEC-Q006的規定標準,配合客戶的穩健設計及過程表徵的有效評價指標避免焊盤裂紋(Pad Crack)與腐蝕,使打線封裝品性能更安全。不僅如此,強化車載系統之網路安全功能管理與流程,將功能安全整合網路安全製造的概念貫穿生產製造流程,日月光高雄廠通過德國TUV NORD認證,成為全球首家榮獲 ISO/SAE 21434國際車用網路安全標準且100%符合的半導體封測大廠。全球首創打線智慧產線隨著汽車電動化、車聯網、自動駕駛等技術不斷落地,零缺陷的汽車電子元件變得愈加重要,而自動化技術可以進一步協助提高晶片封裝良率,降低封裝成本並提高製造效率。日月光全球首創打線智慧產線,助力客戶實現生產製造智慧化、標準化、高效化。在生產過程中使用、保存與追溯有關設備、材料和工藝類型的所有資訊,同時將資訊用於分析和問題跟蹤,保證生產可追溯性。降低操作員在作業上的人為疏忽,達到高效集中的系統管控,良率提升,確保汽車批量產品的一致性和穩定性。日月光擁有20多年車用電子封裝經驗,提供所有車用電子應用領域的寬頻帶封裝和技術解決方案,從Wire Bond、Flip Chip、Wafer Level CSP到a-EASI封裝,與全球前十大車用大廠緊密合作,協同發展。同時日月光專業的車用電子工程團隊提供從產品研發至產品量產一站式車用電子封裝服務,作為客戶開發團隊和生產設施的延伸。

系統級封裝SiP協助穿戴模組化設計

5G的到來推動系統級封裝SiP需求迅速增長,高度整合的SiP成為產業趨勢。日月光提供運用先進封裝(Advanced Packaging)的系統級封裝(SiP)一元化封測平台,整合不同感測器等元件,優化主機板設計製造,依據應用產品用途,矯正參數與韌體,優化產品特性,不僅降低聲音與頻率對信號的傳輸以及射頻RF的干擾問題,亦簡化模組的設計階段,縮短產品上市時程。 在輔聽器應用產品中,利用MicroSiP(微型)解決方案整合加速度感測器、聲學模組、天線及麥克風等設計微小化,功能多樣化,輔聽器中聽覺助聽器功能,不僅能調整毫秒頻率,還能補償聽力損失、自我調整降噪、自我調整雜訊對消以及脈衝降噪等。  在睡眠豆應用產品中,利用MicroSiP解決方案結合加速度感測器、聲學模組、軟板天線等,完成微小化、低功耗及高良率的模組組裝,透過大資料及特有的演算法分析,實現高級睡眠協助工具,調整白噪音、增強主動降噪靜音系統ANC、記錄睡眠行為以及叫醒服務等。 TWS耳機應用產品中,SiP模組設計利用SiP封裝技術整合多種感測器如壓力感測器、加速度感測器、接觸感測器,以及天線與麥克風等,實現混合式主動降噪、清晰地捕捉語音、超低延遲、高解析度音訊、並將相關功能的協議內置在FW中等。  日月光與客戶共同設計、協同合作,運用扎實的封測技術與系統設計綜合能力,為終端產品設計提供更大的靈活性。

SiP模組設計與製造

智慧穿戴裝置之蓬勃發展,不僅對科技產業帶來龐大商機,也帶動感測器及封裝技術之精進。系統級封裝(System in Package, SiP)能實現高度集成的微型化系統,整合各種感測器與多樣功能的晶片(例如MCU、記憶體)等在終端產品之微小空間中,是未來穿戴裝置主流封裝技術。SiP整合密集線路,使尺寸微型化、降低功耗、提升射頻特性、增加能量密度、經通過測試與老化試驗使性能與品質更穩定。從智慧手錶、智慧眼鏡到藍牙耳機等,SiP解決方案使設計變得更加簡單,例如單顆4mmx8mm或4.55mmx9mm尺寸的晶片集成就超過30顆元器件,不僅大幅縮小產品尺寸,同時可使重量減少1克以上。 Watch More SiP整合設計的優勢對於「聽戴式裝置*」(Hearables)而言,SiP微型化設計可大幅減少主機板面積,減少射頻和音訊干擾。利用SiP解決方案可使聲學設計、主動降噪靜音系統ANC的調校更加容易,讓出更多空間優化聲學腔體設計,產出更好的音質,增加電池續航力。此外,內含天線的AiP設計,可優化射頻與音訊的隔離度,同時經過測試與老化試驗使性能和品質達到高穩定性和可靠性,協助工程師縮短終端產品開發設計的週期。  SiP如何優化生產製造採用日月光SiP解決方案,可大幅減少工廠庫存管理與來料檢驗,簡化主機板與整機測試工序。SiP清潔後可二次貼片,簡化採購備料與庫存管理,減少流水線人力和工序。可根據不同的客戶提供客制化的SiP解決方案,達到100%符合產品設計與電聲特性的同時説明客戶降低總成本支出,提高產品上市時程。  日月光擁有SiP封裝設計,SiP開發板與天線設計服務的能力與製造經驗,可以協助晶片廠提供SiP開發包,為方案商整合原廠軟體與簡化PCBA軟硬體方案開發與調試。另外,日月光SiP團隊可協助感測器晶片供應商進行開發板的移植與調試,和代工廠的生產組裝配合,調試與測試流程簡化的解決方案。 

異質整合最佳解決方案平台

2021世界半導體大會於南京舉行以「創新求變,同"芯"共贏」的展會主題,日月光半導體、矽品及環旭電子首次共同展示應用於高性能運算、物聯網、汽車電子的系統級封裝SiP與先進封裝Advanced Packaging的最佳完整異質整合解決方案的平台,獲得行業廣泛關注。 展會現場,重點展示依據算法需求的高密度與高性能晶片Chip First和Chip Last的扇出型封裝Fan Out解決方案;具有更高頻寬及更低延時優勢的2.5D/3D IC封裝解決方案;加上矽品在Chiplet上豐富量產製造經驗,提供雲端運算和處理器晶片的 FO-MCM+EHS-FCBGA(Fan Out Multi-Chip-Module+Exposed Heat Sink-Flip Chip BGA),HBW-POP(High Bandwidth-Package-on-Package),FO-POP(Fan Out-Package-on-Package)以及運用在電源管理PMIC的 ETS-SiP(Embedded Trace Substrate-System in Package),FO-SD(Fan Out-Single Die);環旭電子也展示微型化能力,提供無線與移動通訊的解決方案,包括LTE Cat.1通訊模組、TWS藍牙音訊模組、無線通訊模組、雙核無線微控(MCU)配備Bluetooth®5、OpenThread和ZigBee®3.0,可運用在運動手錶、其他穿戴式產品有限空間之通訊模組設計、真無線藍牙耳機、移動裝置、移動路由器、工業物聯網、健康、醫療保健,個人追蹤等等的終端產品上。 除此之外,工作人員解說在不同的智慧應用領域的封裝解決方案,例如,在智慧工廠、智慧城市及物聯網領域,系統級封裝SiP解決方案與環旭電子系統模組(SOM, System-On-Module)的設計與組裝能力為萬物互聯提供創新解決方案;在智慧汽車領域,Wire Bond/Flip Chip/WLCSP/SiP/Discrete封裝解決方案、環旭電子在汽車電力控制模組方面超過20年的專業經驗,有效提高汽車的可靠性和安全性;集團的月芯科技(ISE Labs China)近日也獲得VDA6.3審核,是中國首家具備車電晶片AECQ認證與測試量產資質工程中心,也在現場解說車載SOC晶片測試與驗證的服務;在可穿戴設備領域中,日月光的TWS SiP模組實現在有限的空間集成更多的功能,DockSiP和MicroSiP封裝解決方案,體積小、穩定性高、易於整合的MEMS & Sensor感測器解決方案以及低功耗天線封裝及雙面薄化無線通訊模組技術等。在創新峰會上,日月光副總經理郭桂冠博士表示,隨著進入5G+AI 數位時代,摩爾定律的轉變,對晶片的小型化、高性能及低功耗的需求與日俱增,推動先進封裝技術不斷突破。未來異質整合應用上將呈現爆發式成長,在高性能運算(HPC)、5G、應用處理器引擎(APC)、汽車雷達、射頻、音訊、電源管理晶片(PMIC)等應用高速增長的驅動下,高密度的封裝至關重要,先進封裝和系統級封裝SiP也將成為下一階段半導體技術發展的重要方向。 日月光、矽品、環旭電子與月芯科技的團隊憑藉紮實的技術基礎、共同工程研發合作,提升製造的優化、創新思維及全球資源整合致力於為產業帶來全方位的解決方案平台。

為優化您的線上體驗,本網站使用Cookie。若您選擇繼續瀏覽本網站,視為您同意使用Cookie及接受本網站Cookie聲明條款。欲知悉更多Cookie的資訊,例如如何使用及停用Cookie,請參閱本網站Cookie聲明關於「如何變更Cookie設定或停用Cookie」的說明。