loading
English 中文

Highlights


車用電子封裝趨勢與解決方案

全球節能減碳的趨勢發展下,電動汽車蔚為潮流,不畏疫情衝擊持續增長。消費者對汽車座艙舒適性、安全性及影音系統的要求日益提高等都推動車用電子封裝技術朝高可靠性、高性能及高效率的方向發展。日月光高雄廠車用電子工程處處長沈政昌指出,未來5年車載資訊娛樂系統(infotainment)、先進駕駛輔助系統(ADAS)、油電混合車以及電動車,是驅動車用電子成長的3大應用;類比IC、分離式元件、系統級晶片(SoC)和記憶體晶片,是車用電子主要4大半導體元件。談到車用半導體封裝技術的發展,沈政昌表示,在先進駕駛輔助系統(ADAS)上,除了傳統的運動感測器(Motion Sensor)及加速器外,CMOS圖像感測器扮演重要角色。日月光透過整體模具設計降低成本效益,以更小的封裝使CMOS圖像感測器實現更高解析度,達到良好的偵測效果。此外,先進的ADAS處理器需要能對車輛行駛狀態與車內、外環境變化感測資訊進行大量高速演算分析,期望在發生危險之前提早警示並採取合宜防禦措施。為滿足ADAS處理器運算能力的要求,日月光提供Bump pitch尺寸微小化的先進覆晶封裝技術,並採用可以減少PCB層數的無芯基板 (Coreless Substrate),以有效提升成本競爭力。日月光車用電子FCCSP/FCBGA技術已達到7奈米晶圓制程,Bump pitch尺寸縮小至110um,為客戶提供更好的解決方案。   在汽車雷達方面,嵌入式晶圓級球格陣列封裝(eWLB)比Flip Chip及Wire Bond具有更短的線路輸出,在高頻操作狀態下具有出色的電性表現。此外,嵌入式系統整合封裝(aEASI)較傳統的QFN封裝具有小型化、設計靈活等優勢,在高電流下可以減少20%耗能,提高高可靠性和高功率,在中型功率元件應用上具有極大的競爭優勢。隨著汽車產業進一步邁向智慧化發展,車用晶片的複雜度和尺寸要求不斷增加,車用晶片封裝的可靠性和安全性要求勢必越來越嚴格。日月光打線(Wire Bond)製程能力已超過國際規範AEC-Q006的規定標準,配合客戶的穩健設計及過程表徵的有效評價指標避免焊盤裂紋(Pad Crack)與腐蝕,使打線封裝品性能更安全。不僅如此,強化車載系統之網路安全功能管理與流程,將功能安全整合網路安全製造的概念貫穿生產製造流程,日月光高雄廠通過德國TUV NORD認證,成為全球首家榮獲 ISO/SAE 21434國際車用網路安全標準且100%符合的半導體封測大廠。  全球首創打線智慧產線 隨著汽車電動化、車聯網、自動駕駛等技術不斷落地,零缺陷的汽車電子元件變得愈加重要,而自動化技術可以進一步協助提高晶片封裝良率,降低封裝成本並提高製造效率。日月光全球首創打線智慧產線,助力客戶實現生產製造智慧化、標準化、高效化。在生產過程中使用、保存與追溯有關設備、材料和工藝類型的所有資訊,同時將資訊用於分析和問題跟蹤,保證生產可追溯性。降低操作員在作業上的人為疏忽,達到高效集中的系統管控,良率提升,確保汽車批量產品的一致性和穩定性。日月光擁有20多年車用電子封裝經驗,提供所有車用電子應用領域的寬頻帶封裝和技術解決方案,從Wire Bond、Flip Chip、Wafer Level CSP到a-EASI封裝,與全球前十大車用大廠緊密合作,協同發展。同時日月光專業的車用電子工程團隊提供從產品研發至產品量產一站式車用電子封裝服務,作為客戶開發團隊和生產設施的延伸。

SiP模組設計與製造

智慧穿戴裝置之蓬勃發展,不僅對科技產業帶來龐大商機,也帶動感測器及封裝技術之精進。系統級封裝(System in Package, SiP)能實現高度集成的微型化系統,整合各種感測器與多樣功能的晶片(例如MCU、記憶體)等在終端產品之微小空間中,是未來穿戴裝置主流封裝技術。SiP整合密集線路,使尺寸微型化、降低功耗、提升射頻特性、增加能量密度、經通過測試與老化試驗使性能與品質更穩定。從智慧手錶、智慧眼鏡到藍牙耳機等,SiP解決方案使設計變得更加簡單,例如單顆4mmx8mm或4.55mmx9mm尺寸的晶片集成就超過30顆元器件,不僅大幅縮小產品尺寸,同時可使重量減少1克以上。 Watch More SiP整合設計的優勢對於「聽戴式裝置*」(Hearables)而言,SiP微型化設計可大幅減少主機板面積,減少射頻和音訊干擾。利用SiP解決方案可使聲學設計、主動降噪靜音系統ANC的調校更加容易,讓出更多空間優化聲學腔體設計,產出更好的音質,增加電池續航力。此外,內含天線的AiP設計,可優化射頻與音訊的隔離度,同時經過測試與老化試驗使性能和品質達到高穩定性和可靠性,協助工程師縮短終端產品開發設計的週期。  SiP如何優化生產製造採用日月光SiP解決方案,可大幅減少工廠庫存管理與來料檢驗,簡化主機板與整機測試工序。SiP清潔後可二次貼片,簡化採購備料與庫存管理,減少流水線人力和工序。可根據不同的客戶提供客制化的SiP解決方案,達到100%符合產品設計與電聲特性的同時説明客戶降低總成本支出,提高產品上市時程。  日月光擁有SiP封裝設計,SiP開發板與天線設計服務的能力與製造經驗,可以協助晶片廠提供SiP開發包,為方案商整合原廠軟體與簡化PCBA軟硬體方案開發與調試。另外,日月光SiP團隊可協助感測器晶片供應商進行開發板的移植與調試,和代工廠的生產組裝配合,調試與測試流程簡化的解決方案。 

從異質整合看未來產業創新

異質整合因其低功耗、高效能等特點成為半導體產業持續發展的主動力之一。日月光研發副總經理郭桂冠博士在SEMICON China 2021先進封裝論壇上發表以“異質整合與扇出型封裝的發展”為主題的精彩演講,分享封裝前沿技術與發展趨勢, 也詳細闡述異質整合的“前世今生”。目前主流的異質整合技術包含: 小型化、高度整合的系統級封裝(SiP)、具有更高頻寬和更低延時優勢的2D/3D IC互連技術以及高性能高密度的Fan In/Fan Out晶圓級封裝。此外,日月光與Deca及西門子數位工業軟體公司共同推出的全新APDK(Adaptive Patterning® Design Kit,自我調整圖案設計套件)解決方案在電性效能突破的同時,確保實現先進異質整合設計的製造能力,將全套自動化、設計規則、設計規則檢查(DRC)平臺和範本整合在一起,提供一元化設計流程。從範本庫開始,設計人員初始的佈局到自我調整圖案模擬至最後使用西門子Calibre軟體通過設計認證皆可獲得廣泛的自動化指導。日月光通過量產M系列技術產品,不斷提升產品品質,進一步鞏固日月光在扇出型封裝技術(Fan Out)的領先地位。郭博士還重點分析了備受關注的Chiplet技術。Chiplet是將積體電路切割成獨立的小晶片,並各自強化功能、進行再設計和再製造,通過先進的封裝技術形成一個系統晶片。先進制程成本高昂,而Chiplet技術通過重組多個Chiplet提高性能的同時降低功耗,通過結合處理器內核、記憶體晶片與3D堆疊技術,提高信號傳輸品質和頻寬,從而實現優化製程技術。此外,Chiplet因佔據的面積較小並且通常選擇成熟的晶片進行集成,能有效提高良率並降低開發和驗證成本,滿足現今高效能運算處理器的需求。Chiplet已在多個領域應用,包括高端的CPU、FPGA和網路晶片等。日月光集團旗下矽品深耕Chiplet技術多年,包括FCMCM、2.1D/2.5D/3D、FOMOCM、FOEB和EMIB等,用扇出型封裝Fan Out取代基板,説明客戶減少晶片設計時程並加快產品開發速度。日月光攜手矽品和環旭電子協同合作,提升研發能量與競爭優勢,建立供應鏈發展,持續拓展全球市場並提供客戶微型化、高效能與高整合的技術服務與快速產品上市時程,為下一代數位智慧應用的建置貢獻先進研發與優質的技術解決方案。資料來源:SPIL, 2020 VLSI Circuit Symposium

所有文章


車用電子封裝趨勢與解決方案

全球節能減碳的趨勢發展下,電動汽車蔚為潮流,不畏疫情衝擊持續增長。消費者對汽車座艙舒適性、安全性及影音系統的要求日益提高等都推動車用電子封裝技術朝高可靠性、高性能及高效率的方向發展。日月光高雄廠車用電子工程處處長沈政昌指出,未來5年車載資訊娛樂系統(infotainment)、先進駕駛輔助系統(ADAS)、油電混合車以及電動車,是驅動車用電子成長的3大應用;類比IC、分離式元件、系統級晶片(SoC)和記憶體晶片,是車用電子主要4大半導體元件。談到車用半導體封裝技術的發展,沈政昌表示,在先進駕駛輔助系統(ADAS)上,除了傳統的運動感測器(Motion Sensor)及加速器外,CMOS圖像感測器扮演重要角色。日月光透過整體模具設計降低成本效益,以更小的封裝使CMOS圖像感測器實現更高解析度,達到良好的偵測效果。此外,先進的ADAS處理器需要能對車輛行駛狀態與車內、外環境變化感測資訊進行大量高速演算分析,期望在發生危險之前提早警示並採取合宜防禦措施。為滿足ADAS處理器運算能力的要求,日月光提供Bump pitch尺寸微小化的先進覆晶封裝技術,並採用可以減少PCB層數的無芯基板 (Coreless Substrate),以有效提升成本競爭力。日月光車用電子FCCSP/FCBGA技術已達到7奈米晶圓制程,Bump pitch尺寸縮小至110um,為客戶提供更好的解決方案。   在汽車雷達方面,嵌入式晶圓級球格陣列封裝(eWLB)比Flip Chip及Wire Bond具有更短的線路輸出,在高頻操作狀態下具有出色的電性表現。此外,嵌入式系統整合封裝(aEASI)較傳統的QFN封裝具有小型化、設計靈活等優勢,在高電流下可以減少20%耗能,提高高可靠性和高功率,在中型功率元件應用上具有極大的競爭優勢。隨著汽車產業進一步邁向智慧化發展,車用晶片的複雜度和尺寸要求不斷增加,車用晶片封裝的可靠性和安全性要求勢必越來越嚴格。日月光打線(Wire Bond)製程能力已超過國際規範AEC-Q006的規定標準,配合客戶的穩健設計及過程表徵的有效評價指標避免焊盤裂紋(Pad Crack)與腐蝕,使打線封裝品性能更安全。不僅如此,強化車載系統之網路安全功能管理與流程,將功能安全整合網路安全製造的概念貫穿生產製造流程,日月光高雄廠通過德國TUV NORD認證,成為全球首家榮獲 ISO/SAE 21434國際車用網路安全標準且100%符合的半導體封測大廠。  全球首創打線智慧產線 隨著汽車電動化、車聯網、自動駕駛等技術不斷落地,零缺陷的汽車電子元件變得愈加重要,而自動化技術可以進一步協助提高晶片封裝良率,降低封裝成本並提高製造效率。日月光全球首創打線智慧產線,助力客戶實現生產製造智慧化、標準化、高效化。在生產過程中使用、保存與追溯有關設備、材料和工藝類型的所有資訊,同時將資訊用於分析和問題跟蹤,保證生產可追溯性。降低操作員在作業上的人為疏忽,達到高效集中的系統管控,良率提升,確保汽車批量產品的一致性和穩定性。日月光擁有20多年車用電子封裝經驗,提供所有車用電子應用領域的寬頻帶封裝和技術解決方案,從Wire Bond、Flip Chip、Wafer Level CSP到a-EASI封裝,與全球前十大車用大廠緊密合作,協同發展。同時日月光專業的車用電子工程團隊提供從產品研發至產品量產一站式車用電子封裝服務,作為客戶開發團隊和生產設施的延伸。

系統級封裝SiP協助穿戴模組化設計

5G的到來推動系統級封裝SiP需求迅速增長,高度整合的SiP成為產業趨勢。日月光提供運用先進封裝(Advanced Packaging)的系統級封裝(SiP)一元化封測平台,整合不同感測器等元件,優化主機板設計製造,依據應用產品用途,矯正參數與韌體,優化產品特性,不僅降低聲音與頻率對信號的傳輸以及射頻RF的干擾問題,亦簡化模組的設計階段,縮短產品上市時程。 在輔聽器應用產品中,利用MicroSiP(微型)解決方案整合加速度感測器、聲學模組、天線及麥克風等設計微小化,功能多樣化,輔聽器中聽覺助聽器功能,不僅能調整毫秒頻率,還能補償聽力損失、自我調整降噪、自我調整雜訊對消以及脈衝降噪等。  在睡眠豆應用產品中,利用MicroSiP解決方案結合加速度感測器、聲學模組、軟板天線等,完成微小化、低功耗及高良率的模組組裝,透過大資料及特有的演算法分析,實現高級睡眠協助工具,調整白噪音、增強主動降噪靜音系統ANC、記錄睡眠行為以及叫醒服務等。 TWS耳機應用產品中,SiP模組設計利用SiP封裝技術整合多種感測器如壓力感測器、加速度感測器、接觸感測器,以及天線與麥克風等,實現混合式主動降噪、清晰地捕捉語音、超低延遲、高解析度音訊、並將相關功能的協議內置在FW中等。  日月光與客戶共同設計、協同合作,運用扎實的封測技術與系統設計綜合能力,為終端產品設計提供更大的靈活性。

SiP模組設計與製造

智慧穿戴裝置之蓬勃發展,不僅對科技產業帶來龐大商機,也帶動感測器及封裝技術之精進。系統級封裝(System in Package, SiP)能實現高度集成的微型化系統,整合各種感測器與多樣功能的晶片(例如MCU、記憶體)等在終端產品之微小空間中,是未來穿戴裝置主流封裝技術。SiP整合密集線路,使尺寸微型化、降低功耗、提升射頻特性、增加能量密度、經通過測試與老化試驗使性能與品質更穩定。從智慧手錶、智慧眼鏡到藍牙耳機等,SiP解決方案使設計變得更加簡單,例如單顆4mmx8mm或4.55mmx9mm尺寸的晶片集成就超過30顆元器件,不僅大幅縮小產品尺寸,同時可使重量減少1克以上。 Watch More SiP整合設計的優勢對於「聽戴式裝置*」(Hearables)而言,SiP微型化設計可大幅減少主機板面積,減少射頻和音訊干擾。利用SiP解決方案可使聲學設計、主動降噪靜音系統ANC的調校更加容易,讓出更多空間優化聲學腔體設計,產出更好的音質,增加電池續航力。此外,內含天線的AiP設計,可優化射頻與音訊的隔離度,同時經過測試與老化試驗使性能和品質達到高穩定性和可靠性,協助工程師縮短終端產品開發設計的週期。  SiP如何優化生產製造採用日月光SiP解決方案,可大幅減少工廠庫存管理與來料檢驗,簡化主機板與整機測試工序。SiP清潔後可二次貼片,簡化採購備料與庫存管理,減少流水線人力和工序。可根據不同的客戶提供客制化的SiP解決方案,達到100%符合產品設計與電聲特性的同時説明客戶降低總成本支出,提高產品上市時程。  日月光擁有SiP封裝設計,SiP開發板與天線設計服務的能力與製造經驗,可以協助晶片廠提供SiP開發包,為方案商整合原廠軟體與簡化PCBA軟硬體方案開發與調試。另外,日月光SiP團隊可協助感測器晶片供應商進行開發板的移植與調試,和代工廠的生產組裝配合,調試與測試流程簡化的解決方案。 

異質整合最佳解決方案平台

2021世界半導體大會於南京舉行以「創新求變,同"芯"共贏」的展會主題,日月光半導體、矽品及環旭電子首次共同展示應用於高性能運算、物聯網、汽車電子的系統級封裝SiP與先進封裝Advanced Packaging的最佳完整異質整合解決方案的平台,獲得行業廣泛關注。 展會現場,重點展示依據算法需求的高密度與高性能晶片Chip First和Chip Last的扇出型封裝Fan Out解決方案;具有更高頻寬及更低延時優勢的2.5D/3D IC封裝解決方案;加上矽品在Chiplet上豐富量產製造經驗,提供雲端運算和處理器晶片的 FO-MCM+EHS-FCBGA(Fan Out Multi-Chip-Module+Exposed Heat Sink-Flip Chip BGA),HBW-POP(High Bandwidth-Package-on-Package),FO-POP(Fan Out-Package-on-Package)以及運用在電源管理PMIC的 ETS-SiP(Embedded Trace Substrate-System in Package),FO-SD(Fan Out-Single Die);環旭電子也展示微型化能力,提供無線與移動通訊的解決方案,包括LTE Cat.1通訊模組、TWS藍牙音訊模組、無線通訊模組、雙核無線微控(MCU)配備Bluetooth®5、OpenThread和ZigBee®3.0,可運用在運動手錶、其他穿戴式產品有限空間之通訊模組設計、真無線藍牙耳機、移動裝置、移動路由器、工業物聯網、健康、醫療保健,個人追蹤等等的終端產品上。 除此之外,工作人員解說在不同的智慧應用領域的封裝解決方案,例如,在智慧工廠、智慧城市及物聯網領域,系統級封裝SiP解決方案與環旭電子系統模組(SOM, System-On-Module)的設計與組裝能力為萬物互聯提供創新解決方案;在智慧汽車領域,Wire Bond/Flip Chip/WLCSP/SiP/Discrete封裝解決方案、環旭電子在汽車電力控制模組方面超過20年的專業經驗,有效提高汽車的可靠性和安全性;集團的月芯科技(ISE Labs China)近日也獲得VDA6.3審核,是中國首家具備車電晶片AECQ認證與測試量產資質工程中心,也在現場解說車載SOC晶片測試與驗證的服務;在可穿戴設備領域中,日月光的TWS SiP模組實現在有限的空間集成更多的功能,DockSiP和MicroSiP封裝解決方案,體積小、穩定性高、易於整合的MEMS & Sensor感測器解決方案以及低功耗天線封裝及雙面薄化無線通訊模組技術等。在創新峰會上,日月光副總經理郭桂冠博士表示,隨著進入5G+AI 數位時代,摩爾定律的轉變,對晶片的小型化、高性能及低功耗的需求與日俱增,推動先進封裝技術不斷突破。未來異質整合應用上將呈現爆發式成長,在高性能運算(HPC)、5G、應用處理器引擎(APC)、汽車雷達、射頻、音訊、電源管理晶片(PMIC)等應用高速增長的驅動下,高密度的封裝至關重要,先進封裝和系統級封裝SiP也將成為下一階段半導體技術發展的重要方向。 日月光、矽品、環旭電子與月芯科技的團隊憑藉紮實的技術基礎、共同工程研發合作,提升製造的優化、創新思維及全球資源整合致力於為產業帶來全方位的解決方案平台。

車用SoC晶片測試的挑戰

智慧駕駛逐漸進入大眾生活的同時,車用晶片的類型從之前的傳統封裝向先進封裝演進,同時對測試的要求也愈加複雜。在保證晶片功能安全性的條件下,如何優化測試的方法是其中重要的挑戰。日月光集團旗下月芯科技(ISE Labs China)工程處總監王鈞鋒分享如何通過測試提高車載系統單晶片(System on a Chip, SoC)功能安全,探討車用晶片封裝與測試類型、市場需求及AEC-Q100認證。 隨著汽車產業進一步邁向智慧化發展,車用晶片的複雜度和尺寸要求不斷增加,封裝技術對車用晶片高可靠性、多功能化及高度整合化愈趨重要。因應汽車使用場景和功能的不同,對應的封裝類型有較大區別,如汽車安全控制系統和實現先進駕駛輔助系統(ADAS)相關感測晶片採用LGA或QFN封裝,汽車娛樂系統(Infotainment)包括車用音響、導航系統GPS、車用娛樂影音系統等採用細間距BGA封裝(FBGA)或晶圓級晶片封裝(WLCSP)。 此外,在汽車運算領域因為採用先進技術,封裝形式也更傾向於先進封裝,以滿足汽車對運算能力的要求。日月光在車用IC封裝有著豐富的經驗與研發能力,提供Wire Bond/WLCSP/Flip Chip/SiP模組與先進封裝的完整解決方案,滿足客戶不同的產品需求。 為確保汽車的安全性和可靠性,除了選對封裝技術,還需要嚴格的測試方法。從晶片的前期驗證到最終量產,測試主要分為特徵化測試(Char Test)、量產測試(Production Test)和AEC-Q 測試,其中特徵化測試主要測試設備的性能及三溫,量產測試主要包括螢幕故障部件以及相關的成本測試,而AEC-Q主要是品質測試,測試晶片生命週期和能力。傳統的車用晶片與SoC晶片在測試結果上存在很大的差異,以典型的電源晶片與智慧汽車SoC晶片比較為例,傳統晶片主要的測試內容不含數位測試,主要是低壓電流及模擬參數測試,測試時間約3.5秒,總測試項目約132項;反觀SoC晶片,數位測試比例達到44%,測試時間需26秒,總測試項目更是達到870多項,因此對測試標準的要求將越來越高。月芯科技提供從晶片封裝、晶片測試開發、AEC-Q認證以及國內稀缺的量產老化+FT測試,為車用晶片提供從工程到量產的完整解決方案。通過對汽車AEC-Q產品在測試過程中的流程管控,將40多項實驗產品的ATE測試資料處理呈現視覺化數據報告,縮短晶片AEC-Q驗證週期。 隨著自動駕駛技術越來越成熟,適用範圍越來越廣,對車用晶片可靠性和安全性的要求勢必越來越嚴格。日月光長期與國際車用晶片大廠合作,擁有專業的車用晶片封裝智慧製造工程團隊,運用客制化的製程技術, 結合上海測試工程研發中心月芯科技“工程中心+迷你工廠”一站式服務模式,提供下一代車用晶片可靠性、高整合、高效率的完整封裝與測試解決方案。

系統級封裝SiP整合設計的優勢與挑戰

迎接系統級封裝SiP高速發展期,環旭電子先進製程研發中心暨微小化模組事業處副總經理趙健先生在系統級封裝大會上,分享系統級封裝SiP技術優勢、核心競爭力及整合設計與製程上的挑戰。系統級封裝SiP的微小化優勢顯而易見,通過改變模組及XYZ尺寸縮小提供終端產品更大的電池空間,整合更多的功能;通過異質整合減少組裝廠的工序,加上更高度自動化的工藝在前端整合,降低產業鏈複雜度;此外,系統級封裝SiP實現更好的電磁屏蔽(Shilding)功能,運用壓模(Molding Compound)加上濺鍍(Sputter)或噴塗(Spray Coating)技術,實現對外界電磁輻射的屏蔽與模組內部不同功能之間的屏蔽,特別適用於頻段越來越多的5G mmWave模組與TWS真無線藍牙耳機等。另一方面,借由日月光和客戶共同設計的優勢與紮實的封測技術到系統組裝的綜合能力,加上產品需求的電源管理模組、光學、感測器模組、射頻、可編程式記憶體(AP Memory)等等多樣化功能,模組化設計的便利性,更創新設計應用,利用核心競爭力的板級組裝(Board Level)能力,為終端產品設計提供更大的靈活性。先進的工藝、測試及EE/RF硬體設計能力等將推動系統級封裝SiP技術不斷創新,整體工藝成本將會越來越有優勢,其優越的性能將越來越多地應用在更多穿戴式產品,如智慧眼鏡、支援5G和AI的物聯網、智慧汽車及生物醫學等對尺寸有特別要求的應用領域,提供客製化設計與解決方案。 環旭電子系統級封裝SiP模組微小化製程技術能力主要有單面壓模(Single Side Molding, SSM)和雙面壓模(Double Side Molding, DSM)。其中單面壓模主要核心技術是高密度SiP,以智慧手錶為例,可運用008004被動元件,間距達50μm,在20毫米左右的主機板面積上可置入1000多顆元件;採用Molding形式,不需要Underfill點膠,加上Laser Marking 的能力,更可最大化節省空間與成本。雙面壓模(Double Side Molding, DSM)先進製程技術,為了有效地利用空間整合更多的元器件必須克服製程上的多種困難,尤其在雙面壓模與屏蔽的製程、Cavity SMT性能的改善,加上鐵框與Flex 製程能力的開發,目前已經順利在2021年導入量產。環旭電子持續在先進製程技術上研究發展,建置SMT並結合打線(Wire Bond)和粘晶(Die Bond)整合產線,終端產品客戶可以直接投入晶圓,直接製造產出模組的整合服務,加快產品的上市時程,也利用扇出型封裝連結(Fan Out Interposer)等技術保持電路聯通性,確保電路不受高度整合的模組影響,同時增加板級組裝設計的空間利用率。日月光與環旭電子深耕合作多年,積累在系統級封裝SiP從封測到系統端的組裝整體解決方案,未來將提供終端產品客戶更優化的設計、製造上的整合與彈性化的營運,發展高性能、微小化模組,加速迎來系統級封裝SiP新應用機會。

5G mmWave天線封裝AiP的應用趨勢

矽品王愉博博士在電子封裝國際論壇中分享系統級封裝SiP在5G mmWave毫米波的應用,詳解全球5G市場趨勢,探討天線封裝(AiP)特性以及如何設計性能良好的AiP封裝。5G包含Sub-6Ghz和mmWave兩大頻段,具有頻寬更高、連接更廣以及延遲性更低等特性。mmWave主要運用於大頻寬移動訊息(如高清視頻、雲端遊戲),特定領域(如體育場館、展館等)大頻寬資料傳輸以及專網垂直應用(如智慧汽車與智慧工廠)等。系統級封裝SiP打破傳統封裝領域的界限,重組產業生態鏈,而5G是系統級封裝SiP迅速發展的主推動力。在Sub-6Ghz頻段,系統級封裝SiP可節省大量空間;在mmWave頻段,系統級封裝SiP可整合所有的元件,使傳輸距離變短,減少路徑損耗。王博士指出在通訊上,手機和車用雷達領域,基板尺寸小於30mm×30mm,基板上的線寬和線距小於20μm,可採用天線封裝(AiP)達到縮小尺寸、性能最優化的效果;在高速運算上,AI、機器智慧(MI)和雲端等領域,基板尺寸可達90mm×90mm,更適合運用2.5/3D封裝和扇出型封裝(Fan Out)、BGA封裝及大尺寸的覆晶封裝(Flip Chip)等封裝技術。 天線封裝AiP  天線封裝AiP技術是通過材料與工藝將天線整合在帶有晶片的封裝內,同時通過系統級封裝SiP技術予以實現。天線的大小受波長與頻率的影響,波長越短,頻率越高則天線就越小。天線封裝AiP為5G mmWave提供良好的天線解決方案,使天線整合在基板上,尺寸小於2mm,充分發揮天線的性能好、小型化和性價比高等優勢。以智慧手機為例,分析智慧手機用到多個天線封裝AiP模組,其中射頻前端模組(RF FEM)、WiFi 6E、藍牙、電源管理積體電路(PMIC)及AP/BB等都可運用系統級封裝SiP技術,使尺寸縮小30-50%,系統設計更輕薄短小,大幅縮小系統模組的體積,使訊號更穩定,功能更強。天線板主要有兩種設計,一種是上下多層貼片天線,一種是單層貼片天線,多層貼片天線具有更好的頻率頻寬和增益頻寬,效率更高,被廣泛地應用在5G和無線千兆比特(WiGig)的天線封裝AiP,而單層貼片天線主要應用於感測器和雷達等。影響天線性能的主要因素是基板的材料和厚度、介電常數(DK)和介質損耗(DF)。當使用的基板越厚,天線封裝AiP性能越出色。此外,介電常數是隨著頻率變化的,頻率上升則介電常數值會降的更低,利用低介電常數(DK)可以提高天線性能,同時可以利用低介質損耗(DF)來增加天線效率。日月光毫米波天線量測實驗室  目前全球5G mmWave仍面臨諸多挑戰,例如信號損耗高、應用需求不足等,因此未來5G mmWave對系統級封裝SiP技術的需求將持續擴大,對天線封裝AiP等高頻部分的結構、材料、電性能和散熱等要求不斷提高,同時成本也將逐步降低。日月光集團研發於2018年建置5G mmWave高頻天線、射頻元件特性封測的整體量測環境室(Chamber),提供從模組設計、材料使用、模擬及量測的一元化服務。同時整合旗下不同工廠在基板、材料、封裝與測試等方面的實力,進一步強化日月光在產業鏈的深度佈局與全面積累,全方位滿足客戶需求,保持全球前瞻性創新發展。

TWS SiP聲電合作最佳化解決方案

TWS耳機作為近幾年最火爆的消費電子之一,其輕巧、降噪及音質佳等特性深受消費者喜愛。日月光系統級封裝SiP解決方案使TWS耳機在有限的空間和重量限制下,實現複雜的異質整合需求,聲電學合作並提升產品功能化價值。日月光最小尺寸真無線藍牙耳機SiP封裝解決方案,以DockSiP (船塢型)和MicroSiP(微型)為主,  運用封裝工藝優勢大大提升TWS耳機空間利用率,提供微小的封裝尺寸,進一步實現TWS耳機在限定的尺寸裡放入大容量電池並保證續航和功耗達到平衡,為後續的產品特性升級預留空間。同時根據客戶需求不同,可以任意選擇不同的記憶體容量,如8Mb、16Mb、32Mb、64Mb、128Mb等。DockSiP直接取代現有的PCB模組,產品組裝透過焊接或連接器使模組縮小,通過系統級封裝SiP高度整合更多的空間給予聲音腔體,從而增加電池容量。MicroSiP減少外接PCB板層數,將不同SOC晶片組共用化引腳(Pin Out)設計,利用封裝天線(AiP)或增加更多的感測器器件,將系統高度整合設計,大大提升產品適應性,並且方便產品組裝量產。  MicroSiP相同封裝尺寸和 Pin Out可以共用,客戶的PCB可以根據第一顆SiP設計完成之後,借由SiP功能升級或降低成本,實現硬體介面共用,簡化Sub PCB設計的特性。例如其主晶片(Main Chip)可以來自不同IC公司的晶片,雖然主晶片不同,透過日月光SiP設計讓SiP的引腳在不同的主晶片下保持一致,即腳數與每個腳的電性相同,使客戶的Sub PCB設計好之後,可按照最後出貨需求,選擇不同主晶片的SiP打上去即可,僅需要修改韌體設計,不需要因為不同主晶片而去設計不同的Sub PCB。複雜的電性設計皆在SiP設計並100%電子測試在SiP量產完成。產品設計工程師不需要花費大量的時間為不同的Sub PCB調適不同的電性設計。另外,提供硬件預燒錄,確保良率品質。  系統級封裝SiP技術整合多種異質元件晶片、體積縮小。要將多種異質元件整合為同一個SiP必需克服在信號干擾、散熱、排列組合、電磁波抑制、電性設計、增加續航力等諸多挑戰,TWS耳機等穿戴裝置正迫切需要。因此一款“公版SiP”晶片整合多元功能,將成為不同產品心臟。公版SiP不僅具有小型化、提高組裝良率及多樣化特性,直接解決眾多傳統耳機與其他穿戴裝置設計問題, 如 Rigi-Flex成本降低、整合更多感測器件功能,從而改善聲學結構、增加電池容量、提高天線性能並節省功耗、改善組裝問題、演算法整合等眾多目標,並且與其他穿戴裝置、手機等移動設備做功能整合,公版TWS SiP較傳統TWS耳機設計/製造方法更能最大程度優化系統結構,可以大幅縮短13周以上的產品發展週期。日月光與聲學領域夥伴共同合作,結合雙方在聲學和電學優勢,從產品設計階段開始,強化上下游之間的深度合作,達到“聲電”整合最優化,為客戶提供最佳解決方案。TWS耳機未來發展具有無限潛力,將集結主動降噪、智慧語音、個性化定制等特色功能,應用在健康監測和助聽器健康、家用智慧音箱和AI即時翻譯系統等領域中。

全面性系統級封裝SiP推動新系統整合

日月光研發中心副總經理洪志斌博士在電子封裝國際論壇上全面解析系統級封裝SiP如何推動新系統整合,特別是嵌入式封裝(Embedded)、覆晶封裝(Flip Chip)以及扇出型封裝(Fan Out)如何以更高密度、更小尺寸和更短週期設計流程來實現在AIoT、5G、汽車電子、邊緣運算和大資料的應用。洪博士表示未來10年將呈現新的3C趨勢,即收集(Collect)、互連(Connect)及運算(Compute),利用感測器、雷達等裝置採集資訊並通過5G、WiFi、藍牙等方式在電腦進行AI運算和智慧處理。人類對電子產品的功能需求不斷升級,推動晶片和封裝技術朝功能最優化但尺寸微型化方向發展,嵌入式系統整合封裝(a-EASI)和基板型嵌入式封裝(SESUB)因其技術特性和解決方案將廣泛應用。 嵌入式系統整合封裝(a-EASI)   嵌入式系統整合封裝(a-EASI)是結合導線架(Leadframe)和基板技術的封裝技術,適用于所有的整合電源設備。利用引線框架的底座結構使其具備強大的電流處理能力及散熱能力,是一種低損耗、高熱性能的解決方案,不僅設計靈活,可使晶片尺寸縮小50%,功耗降低80%以上,還能保持良好的穩定性和可靠性。特別是在汽車應用領域,a-EASI技術可以為ATV Grade 0級別車用處理多達2000多個溫度迴圈檢測, 提高汽車的高可靠性性能。基板型嵌入式封裝(SESUB)  基板型嵌入式封裝(SESUB)是將積體電路嵌入層壓基板的技術,嵌入的基板可以安裝各種電子元件,形成高度整合的多功能封裝。SESUB支援功能性電路的微模組化,例如智慧手機的高性能PMUs以及藍牙模組等,同時通過減小模組的嵌入高度和底面積實現縮小模組尺寸的功能,可使電源管理單元模組縮小60%,音訊模組縮小32%,藍牙低能量模組縮小65%及DC/DC變頻器模組縮小36%等。日月光的嵌入式技術被認為是實現更高級別整合的替代解決方案,提供SMT整合和靈活的佈線解決方案以減小PCB尺寸,同時採用金屬引線框架進行模具佈局,具有高散熱性和電磁干擾效益。洪博士還舉例說明MEMS基於引線框架、BGA封裝、覆晶封裝(Flip Chip)、晶圓級封裝(Wafer Level CSP)、扇出型封裝(Fan Out)以及矽通孔(TSV)的系統級封裝SiP技術可根據不同目的做相應的調整。例如可以用導線架和BGA封裝技術實現經濟高效的封裝解決方案,而如果要進一步加強壓力控制,可以對結構進行重新計算,採用不同的基板以及打線(Wire Bond)技術予以實現。  未來a-EASI 、SESUB、導線架、BGA封裝、覆晶封裝(Flip Chip)以及晶圓級TSV技術等都可以滿足包括5G、AI、智慧汽車以及邊緣計算等所有應用的需求,可根據要求整合多項封裝技術,從而成功實現系統級封裝SiP異質整合能力。日月光將持續強化在先進封裝、測試技術及基板設計等方面的競爭力,為客戶提供嵌入式晶片封裝的全方位解決方案。

為優化您的線上體驗,本網站使用Cookie。若您選擇繼續瀏覽本網站,視為您同意使用Cookie及接受本網站Cookie聲明條款。欲知悉更多Cookie的資訊,例如如何使用及停用Cookie,請參閱本網站Cookie聲明關於「如何變更Cookie設定或停用Cookie」的說明。