loading
English 中文

Highlights


VIPack™先進封裝平台

在這個充滿挑戰與未知多變的時代中,令人期待的是從健康到交通、從機器人技術到人工智能、從邊緣到雲端、從 5G 到未來,半導體產業的變革創新正實現許多真正改變生活品質與效率的應用,創造更智慧、更永續的明天。日月光為半導體微型化與整合開創出新道路,持續創新提供先進封裝以及系統級封裝SiP解決方案,以滿足汽車、5G通信、人工智能、物聯網、高效能運算(HPC)等應用需求。我們提供多樣SiP 解決方案,並推出 VIPack™先進封裝平台,提供垂直互連整合封裝解決方案。VIPack™是日月光擴展設計規則並實現超高密度和性能設計的下一世代3D異質整合架構。此平台利用先進的重佈線層(RDL)製程、嵌入式整合以及2.5D/3D封裝技術,協助客戶在單個封裝中整合多個晶片來實現前所未有的創新應用。簡而言之,VIPack™以多層堆疊重佈線層(RDL)封裝結構實現異質整合。日月光VIPack™ 解決諸多關鍵領域元件挑戰,如插入損耗、整合挑戰、時脈/速度、高度、功率傳輸和密集的输出/入(IO)等,特別是手機、高效能運算、網絡和射頻應用。VIPack™由六大核心封裝技術组成,透過全面性整合的生態系統協同合作,包括日月光基於高密度RDL的Fan Out Package-on-Package (FOPoP)、Fan Out Chip-on-Substrate (FOCoS)、Fan Out Chip-on-Substrate-Bridge (FOCoS-Bridge) 和 Fan Out System-in-Package (FOSiP),以及基於矽通孔 (TSV) 的 2.5D/3D IC 和 Co-Packaged Optics。除了提供可優化時脈速度、頻寬和電力傳輸的高度整合矽封裝解決方案所需的製程能力,VIPack™平台更可縮短共同設計時間、產品開發和上市時程,其中包括雙面 RDL/ Fan Out、RDL 整合被動元件、高度密集佈線、先進封裝材料以及 DTC 整合。VIPack™ 擁有許多具高性能的子封裝平台或ABF/基板佈線的替代解決方案,可以為大多數市場應用區塊提供解方其。VIPack™可擴展最先進的封裝技術藍圖,並且具有顯著的成本效益和性能優勢。現今先進的晶圓節點正在突破功率傳輸的極限,因此雜訊和性能在整體電源管理時至關重要。VIPack™提供了一套可針對多個市場應用區塊的封裝解決方案,旨在為這些挑戰提供解決方案並擴展先進封裝技術藍圖。歡迎您與我們討論 VIPack™ 先進封裝平台解決方案!更多詳細資訊,請瀏覽aseglobal.com/ch/vipack

聚焦小晶片(Chiplet)整合的2.5D/3D IC 先進封裝技術趨勢

依據IDC 數據資料,全球資料數據總數在2025年將達到175ZB,巨量資料處理過程與傳輸即時化日趨重要,這使得高效能運算(HPC)以及矽光子(Silicon Photonics)成為半導體產業最重要的成長動能。隨著運算需求倍數增長,先進系統單晶片(SoC)效能提升在IC電晶體尺寸微縮上已經接近物理極限,因此將原有的大尺寸的SoC拆分成多顆體積更小、產量更高、不同功能的小晶片(Chiplet)設計日趨主流。小晶片(Chiplet)整合技術中,細間距互連、大規模整合、電力傳輸以及散熱等都是未來主要發展方向。2.5D/3D IC先進封裝技術可以將小晶片(Chiplet)、記憶體與電源,在同一封裝中將進行做3D立體堆疊或使用矽中介層進行系統整合,縮短訊號傳輸距離,有效提升傳輸速率及能量效率。隨著矽光子(Silicon Photonics)技術發展,光的傳輸頻寬與效率也變得越來越高,把光學系統整合至單一封裝是未來重要的發展趨勢。2.5D/3D IC封裝特性與異質整合異質整合需要通過先進封裝提升系統性能,以2.5D/3D IC封裝為例,可提供用於記憶體與小晶片整合的高密度互連,包含提供次微米(Sub-micron)的線寬與線距、多達五層的互連金屬線路以及良品中介層(Known Good Interposer)。此外可通過DTC Interposer與IPD/Si Cap技術完成電源整合,通過高頻寬的封裝外互連(off-package interconnect)提供高性能的長距離資料傳輸。日月光目前與合作夥伴正在合作開發Optical Chiplet與Optical Interposer的技術,為進一步小型化提供可靠的解決方案。記憶體整合發展趨勢隨著記憶體頻寬的需求越來越高,高頻寬記憶體的整合發展成為關鍵競爭力。記憶體整合未來主要發展趨勢為: 第三代高頻寬記憶體(HBM3)以及3D整合及堆疊(如SRAM堆疊及DRAM堆疊)。日月光率先在2015年量產HBM1整合的封裝,2017年HBM2也順利量產,在2021年量產HBM2E,目前正朝著3D整合方向發展。電源整合矽電容器(Si Cap)發展趨勢隨著電源功率越來越高,電容密度的要求也同步提高,因此電容整合的重要性尤為突出。日月光正在與合作夥伴共同開發不同的矽電容器(Si Cap)技術,例如溝槽電容器(Trench Capacitor)以及電容密度更高的堆疊電容器(Stacked Capacitor),以滿足越來越高的電容密度需求。光學整合發展趨勢頻寬與能量效率問題是未來電的長距離傳輸主要瓶頸,因此光學整合成為重點發展趨勢之一。目前日月光與合作夥伴開發兩種不同的光整合技術,第一個是光學小晶片(Optical Chiplet)技術,應用2.5D 矽中介層(Silicon Interposer)整合光學小晶片以及SoC技術,以滿足最高的能量效率與最高的頻寬,如應用於高速運算光學I/O的要求。另一個發展趨勢是基於3D整合的光學中介層(Optical Interposer)技術,即電子IC在上面,光子IC在下面,這種整合方式可提供更高的頻寬級能量效率的需求,可應用於網路交換機。日月光持續開發可優化時脈速度、頻寬和電力傳輸的先進封裝技術,如Fan-Out Package on Package (FOPoP)、Fan-Out Chip on Substrate (FOCoS)、FOCoS-Bridge 、 Fan-Out System in Package (FOSiP) 、2.5D 與 3D IC 封裝、Co-Packaged Optics以及混合鍵合(Hybrid Bonding)技術,與產業鏈合作夥伴們在VIPack™平台共同研發合作,縮短共同設計時間、產品開發和上市時程,以滿足高效能運算(HPC)以及矽光子(Silicon Photonics)整合發展需求。

可自由组合的「SiP自助餐」

隨著手機功能愈來愈多,需要的半導體元件也隨之增加,並且5G 時代的到來,使手機需要整合的通訊元件再次提升,由於手機硬體空間有限,因此置入的半導體元件日趨多功能化與微小化,元件間的系統化整合也被視為未來的重點發展技術。相較於系統單晶片(System on a Chip, SoC)的開發成本/時間快速攀升以及異質整合困難度快速提高,系統級封裝(System in a Package, SiP)可將原本分別製造組裝的半導體元件,整合為單一封裝構造,因此可以相對較低的成本,提供更強大的功能。SoC猶如一個「固定套餐」,而SiP就是「自助餐」,可根據功能和需求自由組合,提供彈性化設計。以手機為例,可進行系統整合的功能模組包括感測器(Sensors)、互聯(Connectivity)、射頻前端模組(RF FEM)以及基帶(Baseband)。將原本獨立製造的晶片/零組件,根據不同的功能整合成模組後,從個別功能整合成子系統,再安裝整合到手機系統PCB上,藉此可將整體尺寸縮小57%,預留更大的空間放置電池,提供更大的電力儲存,延長產品的使用時間,使手機的厚度變薄,但功能更多、速度更快。系統級封裝SiP技術趨勢高性能、高整合及微型化需求推動系統級封裝SiP技術持續升級,從最初最簡單的Open Top、共形屏蔽(Conformal Shielding),逐步發展分區屏蔽(Compartment Shielding)、雙面壓模(Double Side Molding, DSM)、天線整合封裝等技術,未來將朝著3D系統級封裝及扇出型(Fan Out) SiP方向發展,提供更高的整合能力與更強的性能。此外,可實現線路層用晶圓級(wafer level)製程的系統級封裝SiP及更高級別整合的替代解決方案,提供最輕薄短小的封裝。MEMS與感測器封裝應用MEMS與感測器主要有Open Top和Seal這兩種封裝方式。Open Top所用感測器功能需要與外界有所溝通,通常包含微光學(Optical MEMS),環境感測器(Environmental Sensor)以及麥克風所用到的聲學感測器(Acoustic Sensors)。另一種封裝方式是Seal,以封膠(molding)的方式保護線路和互聯模組,主要運用在慣性感測器(Inertial Sensor),包含加速度計、陀螺儀、磁力計、IMU、羅盤、感測器中樞(MCU)等,以及射頻元件中的天線調諧器、射頻濾波器及振盪器等。系統級封裝SiP關鍵技術系統級封裝SiP的關鍵技術涵蓋從Die Interconnection的打線(Wire Bond)及覆晶(Flip Chip),到利用008004被動元件,縮小零件間距至40μm的高密度表面組裝技術(SMT)。此外,系統級封裝SiP可運用分區屏蔽(Compartment Shielding)及選擇性封膠(Selective Molding)實現更好的電磁屏蔽功能,封裝成型可依據客戶的設計做不同形狀的模組,可以是任意形狀,甚至3D立體結構,適用於5G mmWave模組與真無線藍牙耳機(TWS)等領域。產品可追溯性日月光有一套完整的產品可追溯系統,可追溯晶片及模組在整個生產過程中的生產履歷,比如可以輕鬆查晶圓的出處,基板的ID,甚至基板的位置,以及所有材料ID、機台形式、機台號碼以及相關的作業人員,只要掃Unit ID即可提供客戶完整的資料。日月光提供全面且多元的先進封裝及系統級封裝SiP製造服務,從更優化的晶片設計到電性、熱與機械性質的模擬、失敗分析,以及製造的整合與彈性化的營運,是產品開發與量產的最佳合作夥伴。

所有文章


低碳永續 日月光的綠色築跡

人類的日常活動,食衣住行都會產生碳排,而最容易讓人忽略的是建築物本身就是你我身邊的高耗能產物。根據聯合國環境發展署統計,2021年建築及營建事業碳排放量占全球總量37%,為呼應COP26的2050淨零碳排承諾,綠建築、零碳建築、碳中和建築等概念日漸重要。日月光從高雄出發,自2012年開始投入綠建築佈局。綠建築的效益除了節能外,更像是一個座落於工業區中會呼吸的有機體,針對空氣、水、生態、廢棄物與社區等,都有嚴格的標準與規範,如:台灣EEWH及美國LEED綠建築標準。藉由評估與分析建築物的生命週期,從設計階段就開始規劃有效節水、節能、減少廢棄物及生態維護的建築設計、材料或廠房設備。因此綠建築的建構成本與時間比一般的傳統建築還要耗時費力。為了具體了解日月光綠建築群產生的影響力,2022年我們採用國際公認的社會投資報酬率(Social Return on Investment, SROI)方法學架構,盤點日月光綠建築專案的投入與影響。經過計算,日月光對於綠建築每投入1元,可產出8.61元的的社會影響力報酬(涵蓋環境、社會與社區)。在分析中,我們更清楚看到,因為日月光高雄廠綠建築群的建造,對日月光高雄廠員工、建築師事務所、建設公司、楠梓科技產業園區管理處、金融機構、綠建築認證顧問公司、社區居民及當地環境等,帶來了節水量及減碳量(約占73%,超過一半)、提升員工身心健康(約占9%)等效益。以綠建築平均耐用年限40年計算,平均每年節水量777萬噸,相當於7.5萬名台灣居民整年用水量;而每年平均減碳超過9萬噸,相當於4.4萬戶台灣家庭整年用電量。而綠建築本身最直接的使用者為員工,因此員工對於工作環境改善有很直接的感受,綠建築打破傳統辦公室設計,改善辦公室之光照、空氣品質與室溫等,員工反映出入綠建築廠區時能夠減緩室內外溫差大造成的不適感,且綠建築之自然光照及植栽等有助於增加心情愉悅、減緩上班之壓力或不適感。日月光綠建築群投資所需,來自綠色債券,根據本次社會影響力評估,金融機構肯定日月光對綠色債券市場的貢獻,帶動金融機構發行綠色產品以及企業仿效。透過SROI評估,日月光將綠建築影響全面量化,具體發現綠建築的效益,未來日月光將持續擴大層面,例如與當地科技產業園區管理處共同推廣綠建築,提升園區綠建築密度;增加日月光綠建築與在地居民間連結性,提升在地居民對園區的正面印象等。我們相信透過科學與量化的社會價值評估基礎,可以更精確衡量永續作為的效益、建立與地球共好的正面影響力。

可自由组合的「SiP自助餐」

隨著手機功能愈來愈多,需要的半導體元件也隨之增加,並且5G 時代的到來,使手機需要整合的通訊元件再次提升,由於手機硬體空間有限,因此置入的半導體元件日趨多功能化與微小化,元件間的系統化整合也被視為未來的重點發展技術。相較於系統單晶片(System on a Chip, SoC)的開發成本/時間快速攀升以及異質整合困難度快速提高,系統級封裝(System in a Package, SiP)可將原本分別製造組裝的半導體元件,整合為單一封裝構造,因此可以相對較低的成本,提供更強大的功能。SoC猶如一個「固定套餐」,而SiP就是「自助餐」,可根據功能和需求自由組合,提供彈性化設計。以手機為例,可進行系統整合的功能模組包括感測器(Sensors)、互聯(Connectivity)、射頻前端模組(RF FEM)以及基帶(Baseband)。將原本獨立製造的晶片/零組件,根據不同的功能整合成模組後,從個別功能整合成子系統,再安裝整合到手機系統PCB上,藉此可將整體尺寸縮小57%,預留更大的空間放置電池,提供更大的電力儲存,延長產品的使用時間,使手機的厚度變薄,但功能更多、速度更快。系統級封裝SiP技術趨勢高性能、高整合及微型化需求推動系統級封裝SiP技術持續升級,從最初最簡單的Open Top、共形屏蔽(Conformal Shielding),逐步發展分區屏蔽(Compartment Shielding)、雙面壓模(Double Side Molding, DSM)、天線整合封裝等技術,未來將朝著3D系統級封裝及扇出型(Fan Out) SiP方向發展,提供更高的整合能力與更強的性能。此外,可實現線路層用晶圓級(wafer level)製程的系統級封裝SiP及更高級別整合的替代解決方案,提供最輕薄短小的封裝。MEMS與感測器封裝應用MEMS與感測器主要有Open Top和Seal這兩種封裝方式。Open Top所用感測器功能需要與外界有所溝通,通常包含微光學(Optical MEMS),環境感測器(Environmental Sensor)以及麥克風所用到的聲學感測器(Acoustic Sensors)。另一種封裝方式是Seal,以封膠(molding)的方式保護線路和互聯模組,主要運用在慣性感測器(Inertial Sensor),包含加速度計、陀螺儀、磁力計、IMU、羅盤、感測器中樞(MCU)等,以及射頻元件中的天線調諧器、射頻濾波器及振盪器等。系統級封裝SiP關鍵技術系統級封裝SiP的關鍵技術涵蓋從Die Interconnection的打線(Wire Bond)及覆晶(Flip Chip),到利用008004被動元件,縮小零件間距至40μm的高密度表面組裝技術(SMT)。此外,系統級封裝SiP可運用分區屏蔽(Compartment Shielding)及選擇性封膠(Selective Molding)實現更好的電磁屏蔽功能,封裝成型可依據客戶的設計做不同形狀的模組,可以是任意形狀,甚至3D立體結構,適用於5G mmWave模組與真無線藍牙耳機(TWS)等領域。產品可追溯性日月光有一套完整的產品可追溯系統,可追溯晶片及模組在整個生產過程中的生產履歷,比如可以輕鬆查晶圓的出處,基板的ID,甚至基板的位置,以及所有材料ID、機台形式、機台號碼以及相關的作業人員,只要掃Unit ID即可提供客戶完整的資料。日月光提供全面且多元的先進封裝及系統級封裝SiP製造服務,從更優化的晶片設計到電性、熱與機械性質的模擬、失敗分析,以及製造的整合與彈性化的營運,是產品開發與量產的最佳合作夥伴。

聚焦小晶片(Chiplet)整合的2.5D/3D IC 先進封裝技術趨勢

依據IDC 數據資料,全球資料數據總數在2025年將達到175ZB,巨量資料處理過程與傳輸即時化日趨重要,這使得高效能運算(HPC)以及矽光子(Silicon Photonics)成為半導體產業最重要的成長動能。隨著運算需求倍數增長,先進系統單晶片(SoC)效能提升在IC電晶體尺寸微縮上已經接近物理極限,因此將原有的大尺寸的SoC拆分成多顆體積更小、產量更高、不同功能的小晶片(Chiplet)設計日趨主流。小晶片(Chiplet)整合技術中,細間距互連、大規模整合、電力傳輸以及散熱等都是未來主要發展方向。2.5D/3D IC先進封裝技術可以將小晶片(Chiplet)、記憶體與電源,在同一封裝中將進行做3D立體堆疊或使用矽中介層進行系統整合,縮短訊號傳輸距離,有效提升傳輸速率及能量效率。隨著矽光子(Silicon Photonics)技術發展,光的傳輸頻寬與效率也變得越來越高,把光學系統整合至單一封裝是未來重要的發展趨勢。2.5D/3D IC封裝特性與異質整合異質整合需要通過先進封裝提升系統性能,以2.5D/3D IC封裝為例,可提供用於記憶體與小晶片整合的高密度互連,包含提供次微米(Sub-micron)的線寬與線距、多達五層的互連金屬線路以及良品中介層(Known Good Interposer)。此外可通過DTC Interposer與IPD/Si Cap技術完成電源整合,通過高頻寬的封裝外互連(off-package interconnect)提供高性能的長距離資料傳輸。日月光目前與合作夥伴正在合作開發Optical Chiplet與Optical Interposer的技術,為進一步小型化提供可靠的解決方案。記憶體整合發展趨勢隨著記憶體頻寬的需求越來越高,高頻寬記憶體的整合發展成為關鍵競爭力。記憶體整合未來主要發展趨勢為: 第三代高頻寬記憶體(HBM3)以及3D整合及堆疊(如SRAM堆疊及DRAM堆疊)。日月光率先在2015年量產HBM1整合的封裝,2017年HBM2也順利量產,在2021年量產HBM2E,目前正朝著3D整合方向發展。電源整合矽電容器(Si Cap)發展趨勢隨著電源功率越來越高,電容密度的要求也同步提高,因此電容整合的重要性尤為突出。日月光正在與合作夥伴共同開發不同的矽電容器(Si Cap)技術,例如溝槽電容器(Trench Capacitor)以及電容密度更高的堆疊電容器(Stacked Capacitor),以滿足越來越高的電容密度需求。光學整合發展趨勢頻寬與能量效率問題是未來電的長距離傳輸主要瓶頸,因此光學整合成為重點發展趨勢之一。目前日月光與合作夥伴開發兩種不同的光整合技術,第一個是光學小晶片(Optical Chiplet)技術,應用2.5D 矽中介層(Silicon Interposer)整合光學小晶片以及SoC技術,以滿足最高的能量效率與最高的頻寬,如應用於高速運算光學I/O的要求。另一個發展趨勢是基於3D整合的光學中介層(Optical Interposer)技術,即電子IC在上面,光子IC在下面,這種整合方式可提供更高的頻寬級能量效率的需求,可應用於網路交換機。日月光持續開發可優化時脈速度、頻寬和電力傳輸的先進封裝技術,如Fan-Out Package on Package (FOPoP)、Fan-Out Chip on Substrate (FOCoS)、FOCoS-Bridge 、 Fan-Out System in Package (FOSiP) 、2.5D 與 3D IC 封裝、Co-Packaged Optics以及混合鍵合(Hybrid Bonding)技術,與產業鏈合作夥伴們在VIPack™平台共同研發合作,縮短共同設計時間、產品開發和上市時程,以滿足高效能運算(HPC)以及矽光子(Silicon Photonics)整合發展需求。

穿戴式裝置的系統級封裝結合軟板(FPC SiP)設計優勢

隨著輕巧、便利的穿戴裝置需求日趨強勁,系統級封裝SiP客製化與高度整合的需求越趨增長,尤其是高密度整合的系統級封裝SiP,能有效整合穿戴裝置內部空間,創造低耗能及體積微縮的優勢,是智慧穿戴產品的最佳半導體封裝解決方案,將帶來更多應用上的優勢,實現更高的經濟效益。以TWS無線藍牙耳機為例,在耳機狹小的空間裡整合處理器、天線、感測器、電池、光學感應等面臨多重挑戰,包括電路設計時避免MCU、RF、電源以及喇叭之間的干擾,如何避免訊號同時在有限的體積內運作而干擾。目前的TWS封裝解決方案採用的產品載板(Product Board)主要有以下3種:硬板(Rigid-PCB):硬板(又稱硬式印刷電路板)具有穩定的技術及高可靠性等優勢,缺點是無法適應所有形狀的耳機,3D結構分配靈活性低,需提高抗干擾能力軟板(Flex):軟板(又稱軟性印刷電路板(Flexible Printed Circuit, FPC))具有高靈活性、可匹配不同形狀的耳機等優勢,但是其基板層數有限,無法很好地隔離訊號、設計複雜等軟硬結合板(Rigid-Flex):兼具硬板和軟板的優勢,具有非常出色的靈活性與可彎曲性,但在實際應用中會出現層堆疊能力有限、製程時間長、成本高等問題日月光系統級封裝結合軟板(FPC SiP)設計平台日月光運用系統級封裝(SiP)與軟板(Flex)結合技術取代傳統軟硬結合板(Rigid Flex),封裝良率更好,價格也更具競爭優勢。以睡眠豆為例,日月光藉由多年領先業界之封裝經驗,將微控制器(MCU)/記憶體(Memory)/電源管理IC (PMIC)整合在一個系統級封裝(SiP)中,接著將SiP與六軸感測器、麥克風及天線等元件安裝在軟板上「設計最佳化」特定位置,避免訊號之間互相干擾與底噪問題,最終提供優化的訊號品質同時最小化傳輸損耗。SiPFPC SiP睡眠豆產品規格FPC SiP硬體設計優勢半導體元件常見的QFN封裝和BGA封裝有很多输入/输出(I/O),因此一般Product Board設計的層數在實際製程時要求很高,但如果把主要功能的元件整合到單一系統級封裝SiP之後,Product Board使用的軟板可以節省到只需兩層即可把各個功能分佈到其所在位置上,甚至可達到更寬鬆的線寬/線距需求,讓客戶有多樣的選擇。此外,以往產品的設計時長大致需要20周,但是運用系統級封裝SiP解決方案可縮短設計時長至五周,大大縮短產品上市時程。日月光提供系統級封裝SiP音質優化設計日月光擁有聲學模擬實驗室(Acoustic Lab)和專業團隊,可以提供客戶音質優化模擬的能力。以TWS SiP為例,聲訊量測結果可看到優化設計的系統級封裝SiP可解決天線、喇叭、麥克風在耳機內距離過近並同時運作造成的干擾,讓耳機底噪問題降到最低。 TWS無線藍牙耳機一般使用藍牙2.4G頻段運作,但是在一些特定應用場景例如疫情防控、居家辦公、線上影音觀看等對網速要求不斷提高,頻率需達到WiFi6的6G,甚至WiFi7的7G。頻率越高,訊號之間的互相干擾也隨之提高,模擬分別在PCB基板與系統級封裝SiP上做電路設計實驗,顯示在優化設計的系統級封裝SiP上的電路設計干擾會大大降低,大幅改善終端產品的使用體驗。通過系統級封裝SiP將半導體封裝微型化,提供穿戴式產品體積小、薄、訊號整合佳以及電池壽命管理佳等優勢,但同時面臨信號的調整度、散熱需求、機械結構的外形大小與厚度,甚至供應鏈管理等挑戰。日月光在系統級封裝SiP領域耕耘多年,依靠紮實的製程技術和突出的科技研發能力,為客戶提供從設計、製造至營運的全面半導體封裝整合方案,共同實現終端產品創新應用。更多系統級封裝SiP協助產品微型化、優化整合、簡化裝配的資訊,詳見SiP協助實現聽戴式產品多元化應用。

工業廢棄物變有用了! 日月光把企業痛點變創新事業的起點

根據環保署資料,國內事業每年產出24萬公噸的塑膠廢棄物,卻僅約28%得以再利用處理。塑膠的原料從石油當中提煉而來,隨著全球化石資源的消耗,以及開採、製造和運輸過程時所造成的環境問題、全球暖化和廢塑膠垃圾污染,過去採用線性生產無法循環利用資源的方式,讓有限的資源不斷減少。為了更加友善地球,聯合國永續發展目標(SDGs)中的第12項目標提倡促進綠色經濟,應確保永續消費及生產模式,在2030年前,透過預防、減量、回收與再使用,大幅減少廢棄物的產生。「減廢」需要從源頭和後端雙管齊下,在源頭導入綠色設計降低廢棄物量,後端確實分類增加再利用機會。而日月光為了提升塑膠資源循環再利用,做了哪些努力?高雄廠環工處檢視製程相關的廢塑膠型態與類別,與再利用廠商合作,把原先不可分解、只能委外交由處理商清除的打包膜、緩衝材、泡棉、塑膠袋等廢塑膠,回收製成日月光的專屬垃圾袋,達到包材循環再利用及創新的循環經濟技術。日月光生產過程中,每年可回收的廢塑膠產量達639噸,相當於43台垃圾壓縮車,為了循環再利用,必須從源頭精準分類,日月光透過內部教育訓練並成立「塑膠循環中心」,集中各廠區量能,請同仁協助分類泡棉、氣泡布等軟塑膠的材料,並移除廢塑膠上的膠帶或標籤,讓廢棄物在源頭就做好分類,才能翻轉廢棄物變成再利用廠商的原物料,穩定的原物料才能讓資源利用最大化,進一步將廢塑膠破碎、造粒、吹袋及製袋。日月光透過與新創公司的合作,不僅減少垃圾產生,降低焚化爐負荷,避免了廢塑膠因焚化或掩埋處理所帶來的環境衝擊,廢塑膠回收再利用亦可製成約8萬捲小尺寸垃圾袋,分送給員工使用,降低購買垃圾袋及廢棄物的處理成本,同時帶來一年減碳471噸的效益。「循環」之餘,我們也希望能帶動相關產業、匯集同業的力量,支持同樣具有環保理念的新創廠商「經濟」規模的發展,以技術研發和創新應用共同來提升資源循環效率。日月光期望廢塑膠於2025年達到100%資源化、零焚化,從源頭減量考量綠色設計,實踐產品價值提升的同時降低環境影響,讓更多資源得以被妥善運用,為下一代子孫創造出更好的未來。

VIPack™先進封裝平台

在這個充滿挑戰與未知多變的時代中,令人期待的是從健康到交通、從機器人技術到人工智能、從邊緣到雲端、從 5G 到未來,半導體產業的變革創新正實現許多真正改變生活品質與效率的應用,創造更智慧、更永續的明天。日月光為半導體微型化與整合開創出新道路,持續創新提供先進封裝以及系統級封裝SiP解決方案,以滿足汽車、5G通信、人工智能、物聯網、高效能運算(HPC)等應用需求。我們提供多樣SiP 解決方案,並推出 VIPack™先進封裝平台,提供垂直互連整合封裝解決方案。VIPack™是日月光擴展設計規則並實現超高密度和性能設計的下一世代3D異質整合架構。此平台利用先進的重佈線層(RDL)製程、嵌入式整合以及2.5D/3D封裝技術,協助客戶在單個封裝中整合多個晶片來實現前所未有的創新應用。簡而言之,VIPack™以多層堆疊重佈線層(RDL)封裝結構實現異質整合。日月光VIPack™ 解決諸多關鍵領域元件挑戰,如插入損耗、整合挑戰、時脈/速度、高度、功率傳輸和密集的输出/入(IO)等,特別是手機、高效能運算、網絡和射頻應用。VIPack™由六大核心封裝技術组成,透過全面性整合的生態系統協同合作,包括日月光基於高密度RDL的Fan Out Package-on-Package (FOPoP)、Fan Out Chip-on-Substrate (FOCoS)、Fan Out Chip-on-Substrate-Bridge (FOCoS-Bridge) 和 Fan Out System-in-Package (FOSiP),以及基於矽通孔 (TSV) 的 2.5D/3D IC 和 Co-Packaged Optics。除了提供可優化時脈速度、頻寬和電力傳輸的高度整合矽封裝解決方案所需的製程能力,VIPack™平台更可縮短共同設計時間、產品開發和上市時程,其中包括雙面 RDL/ Fan Out、RDL 整合被動元件、高度密集佈線、先進封裝材料以及 DTC 整合。VIPack™ 擁有許多具高性能的子封裝平台或ABF/基板佈線的替代解決方案,可以為大多數市場應用區塊提供解方其。VIPack™可擴展最先進的封裝技術藍圖,並且具有顯著的成本效益和性能優勢。現今先進的晶圓節點正在突破功率傳輸的極限,因此雜訊和性能在整體電源管理時至關重要。VIPack™提供了一套可針對多個市場應用區塊的封裝解決方案,旨在為這些挑戰提供解決方案並擴展先進封裝技術藍圖。歡迎您與我們討論 VIPack™ 先進封裝平台解決方案!更多詳細資訊,請瀏覽aseglobal.com/ch/vipack

日月光以人為本,提供員工全方位的照顧

日月光以人為本,完善的員工照顧是我們堅守的承諾,從工作與生活日常出發,串連「食醫住行育樂」等面項,從員工的角度提供符合需求的行動方案。日月光高雄廠有專屬的員工診所、幼兒園、外籍宿舍等,我們也鼓勵相關單位傾聽、瞭解員工的聲音,持續優化照護與服務項目,不僅讓員工有感,更推動全廠區的成長與進步,形塑大家庭的氛圍。近兩年,日月光面對新冠疫情戰戰兢兢,保持高度的警覺、超前部屬各項防疫政策與標準作業,以保障同仁的身體健康為首要,致力提供安全無虞的工作環境。疫情是場與病毒的競速賽,日月光高雄廠與中央市政單位、公司內部組織暢通的溝通平台,強化我們於第一時間進行有效的通報及應變作業。針對接近四千名的外籍人員,提供全面的支援與協助,從疫苗的施打、交通住宿的分流安排,以及軟性的宿管師關懷等,我們希望讓遠道來台的移工,享有更完善的照顧,讓員工本人以及員工的家人能更安心、放心。展望半導體榮景持續火熱、需求持續暢旺,面對智慧製造時代的來臨,日月光積極布局智能工廠,累積創新研發能量,推展員工的工作價值層次,而我們也以實質的薪資調整以及獎金政策感謝同仁的付出與努力。每年勞動節提醒我們要滿懷對員工的感恩,配合這個重要的節日,日月光高雄廠也會舉辦年度員工表揚大會,獲獎楷模不分國籍,統一由高階主管公開表揚、表達感謝之意。我們主張與員工建立夥伴關係,提供全方位的照顧,讓大家更幸福、更充滿活力;日月光高雄廠與同仁共同面對每一個挑戰,以穩定、永續的經營,讓大家得以在高雄落地生根、成家立業。

先進封裝發展趨勢

先進封裝不僅可以最大化封裝結構I/O及晶片I/O,同時使晶片尺寸最小化,實現終端產品降低功耗並達到輕薄短小的目標。日月光研發中心副總經理洪志斌博士說明,根據不同的應用需求,可選擇最適合的封裝技術,而不同的封裝技術都有其獨特的定位與特性,其中最典型的先進封裝技術包括晶圓級SiP封裝(Wafer level SiP)、扇出型封裝(Fan Out Packaging)、2.5D/3D IC封裝以及小晶片(Chiplet)技術。晶圓級SiP封裝可將常見的方形扁平無外引腳封裝(QFN),轉換成尺寸更小、有矽穿孔(TSV)的晶片尺寸級封裝(CSP) ,不僅減少30%的XY面積尺寸,同時減少80%的電阻,從而增強封裝結構的電氣效能。扇出型封裝(Fan Out Packaging)具有靈活的RDL設計、更細的RDL線寬和空間、大約減少3層基底層等特性,不僅可調整系統性能,更可實現約高5倍的性能控制。因此更高頻率的應用、更好的性能和成本效益的扇出型封裝Fan Out適用于智慧手機、邊緣計算和物聯網(IoT)等領域。2.5D/3D IC封裝具有集成GPU、CPU和記憶體以及被動元件(例如去耦電容)的優勢,具有超高佈線密度、超高I/O密度和I/O間距可擴展性等特性,以具有矽通孔(TSV)的矽中介層(Si Interposer)作為平臺,彌合封裝基板和半導體IC之間的I/O細間距能力差距,同時有助於保持焊盤間距(Pad to Pad clearance)縮放路徑而不受封裝基板技術的限制,可用于高端GPU、移動AP、大資料中心與5G基礎設施的路由器、人工智慧加速器等領域。Chiplet技術將原有的大晶片拆分成多顆體積更小、產量更高、不同功能的小晶片,經過再設計和再製造,最終通過系統級封裝SiP異質整合成系統晶片,不僅不會增加原有晶片的面積,同時減少產品開發的時間成本及上市時程。近日,日月光與AMD、Arm、Google Cloud、Intel、Meta、微軟(Microsoft)、高通(Qualcomm)、三星(Samsung)和台積電(TSMC)等半導體業者共同組成UCIe (Universal Chiplet Interconnect Express) 產業聯盟,推動晶片互連(die-to-die interconnect)技術標準化和促進開放式Chiplet生態系統。日月光在封裝和互連平臺技術的專業知識,有助於確保UCIe提出的標準切實可行,並且在封裝製造具有商業可行性和成本效益。為確保封裝順利完成,不同的封裝技術需要掌握好異質的機械性質,真正實現針對不同用途需求的系統級封裝SiP集成,達到“晶片+封裝+系統”的整合綜效。日月光持續研發先進制程技術,洞悉市場趨勢,協助客戶減少晶片設計時程並加快產品開發速度。

系統級封裝SiP協助實現多樣化應用

半導體微型化和高度整合的趨勢,使系統級封裝 (SiP)的發展越來越被業界重視。提供更高性能、具成本效益以及縮短上市時程的特性,SiP協助實現電子產品更多功能性與新應用發展。健康醫療應用日月光研發中心副總經理洪志斌博士以CGM以及IVD為例舉例說明系統級封裝SiP技術在健康醫療上的解決方案。連續式血糖監測系統CGMSiP技術可將不同的微控制器(MCU)、特定應用積體電路(ASIC)、天線,以及各種不同功能的感測器集成在單一封裝結構中,使系統的總尺寸減小60%但性能大為提高。體外診斷模組IVD透過選擇性塑封技術,SiP技術可在基板結構上整合生物晶片的感測區域以及微流體結構,成為多用途體外診斷模組。感測器應用洪博士進一步說明晶圓級SiP技術在感測器封裝上的應用。晶圓級SiP技術可將常見的方形扁平無外引腳封裝(QFN),轉換成尺寸更小、有矽穿孔(TSV)的晶片尺寸級封裝(CSP) ,不僅減少30%的XY面積尺寸,同時減少80%的電阻,從而增強封裝結構的電性效能。感測器中樞(Sensor Hub)結合矽穿孔(TSV)以及晶片到晶圓(Chip to Wafer, C2W)接合技術,可以協助實現感測整合器中樞(Sensor Hub)整合。ASIC和感測器元件既可以並排放置,也可以把有TSV結構的晶片放在另一個沒有TSV結構的晶片上面。晶圓級SiP技術可以應用在不同的感測器封裝,例如3D的慣性感測器,還有氣體感測器、壓力感測器、濕度感測器和溫度感測器等,從以下圖表中可以看到,封裝尺寸可以分別縮小25%至77%。從封裝設計、元件模擬功能到量測、驗證、量產製造到產品測試,日月光持續提供領先業界的系統級封裝整合解決方案,協助客戶加快產品開發速度。

為優化您的線上體驗,本網站使用Cookie。若您選擇繼續瀏覽本網站,視為您同意使用Cookie及接受本網站Cookie聲明條款。欲知悉更多Cookie的資訊,例如如何使用及停用Cookie,請參閱本網站Cookie聲明關於「如何變更Cookie設定或停用Cookie」的說明。