新聞中心

處理同質與異質晶片整合，並強化晶片與被動元件效率設計的最佳化

2018年02月01日 – 日月光半導體(Advanced Semiconductor Engineering, Inc.)與全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣佈，雙方合作推出系統級封裝(SiP)EDA解決方案，以因應扇出型基板上晶片(Fan-Out Chip-on-Substrate，FOCoS)多晶粒封裝的設計與驗證挑戰。這套解決方案是由SiP-id™(系統級封裝智慧設計)的設計套件以及新方法所組成的平台 ─ SiP-id™是一功能增強的參考設計流程，包含Cadence提供的IC封裝與驗證工具；而新的平台則是將晶圓級、封裝級、以及系統級的設計需求整合到一個統一、自動化的流程中。透過採用SiP-id™，與現有的先進封裝EDA工具相比，設計人員能大幅減少重覆修改與提升生產力，並縮短設計及驗證高複雜度SiP封裝設計的時間。

現今的智能科技環境下，創新業者不斷地設計能夠整合更多功能、提供更高與更快效能、以及更低功耗的裝置 ─ 並將所有的元件都封裝在日益狹小的有限空間中。從智慧型手機與穿戴裝置的高接受度、以及人工智慧、自駕車與物聯網(IoT)的快速進展來看，隨著科技已成為人類日常生活不可或缺的一部分，也使IC封裝在電子產業中扮演著前所未有的重要角色。這些進展為日月光帶來了龐大的商機，可將其SiP技術的運用範疇從封裝級擴大到模組級、電路板級、以及系統級的整合。

過去IC封裝工程師利用標準的EDA設計工具，再結合無須嚴格定義的設計規則，便能為其封裝元件進行佈局設計。然而，此作法在設計今日的先進多晶粒封裝時，將面臨諸多限制。針對SiP以及先進扇出型封裝的設計與驗證提供更全面性的做法，日月光和Cadence密切合作，利用功能增強的Cadence® IC封裝與驗證工具，為日月光的先進IC封裝技術量身打造出包含設計套件、平台、以及簡化與自動化的參考設計流程。在一個具備高接腳數晶粒的典型使用案例中，與現有以手動操作的工具相比，利用SiP-id™與相關參考流程和平台的封裝工程師設計所需的時間，從超過6小時縮短到僅需17分鐘。

日月光集團研發中心副總經理洪志斌表示：「身為系統級封裝技術的領導廠商，日月光致力於建構完整的SiP生態系統，包含EDA供應商在內的整個供應鏈夥伴，來強化我們的設計與製造服務。SiP-id™是日月光與Cadence成功合作的重要典範，透過雙方共享技術與經驗，能夠達成最佳的設計結果。SiP-id™將為先進封裝與系統級設計在市場上開啟更多的機會，並加速客戶的產品上市時程。」

Cadence資深副總裁暨客製化IC與PCB事業部總經理Tom Beckley表示：「越來越多的客戶正尋求利用多晶粒先進封裝技術來克服下一代的設計挑戰。先進封裝技術可延續摩爾定律，是我們的系統設計實現策略的重要環節，因此與日月光合作來實現其SiP願景，是我們的最佳選擇。我們預期，透過提供SiP設計的最佳化平台，此合作關係的成果將能為Cadence與日月光的共同客戶帶來顯著的效益。」

日月光即日起可提供SiP-id™設計套件。更多訊息，請聯繫jennifer.yuen@aseus.com。

關於Cadence益華電腦
Cadence益華電腦致力於協助電子系統及半導體公司打造創新的終端產品，以改善人們的生活、工作與娛樂方式。客戶採用Cadence的軟體、硬體及半導體IP，從晶片、印刷電路板至整體系統，協助客戶更快達成產品上市的目標。Cadence的系統設計實現(SDE)策略助力行動、消費電子、雲端資料中心、汽車、航太、物聯網、工業等市場領域的客戶開發出差異化的產品。Cadence同時獲財星(FORTUNE)雜誌評列為百大最佳職場企業榜。更多Cadence資訊，請見www.cadence.com。